低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成，解码端由Viterbi译码器和解交织器组成，同时为了与PC机进行通信，还在FPGA上做了一个RS232串行接口模块，以上所有的模块均采用硬件描述语言VerilogHDL编写。另外，峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题，必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法：即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点，但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下：第一章介绍了课题的背景，可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案，包括信道编码的基本原理，组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现，包括可编程逻辑器件FPGA/CPLD的结构特点，开发流程，以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后，在第六章总结全文，并对课题中需要进一步完善的方面进行了探讨。
上传时间： 2013-04-24
上传用户：520
jm编码算法描述及配置文件参数解释,包括h.264算法描述和参数解释
上传时间： 2013-06-06
上传用户：cjf0304
随着电子技术的不断发展，各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大，人机交互不友好，不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展，以ARM为核的处理器技术的应用领域不断扩大，相比较单片机而言，它的主频高、运算速度快，可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小，适合于功耗要求比较苛刻的地方，这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时，由于以ARM为核的处理器具有丰富的外设资源，这样就简化了外设电路及芯片的使用，降低了功耗并增强了产品的信赖性。另外，ARM芯片可以方便的移植操作系统，为多道脉冲幅度分析器多任务的管理和并行的处理，甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外，还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑，两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带；小型化除了要求采用微功耗的器件，还要求电路板的尺寸尽量的小且所用元件尽量的少，但小型化的同时必须保持系统的智能化，即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中，几乎所有的控制都可以用控制芯片来实现，如阈值设定、自动稳谱以及多道数据采集，在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效，可修改性强，支持多种体系结构的处理器等，使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛，从x86、MIPS、POWERPC到ARM，以及其他许多硬件体系结构。目前在世界范围内，ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场，ARM处理器及技术的应用几乎已经深入到各个领域，例如：工业控制，无线通讯，网络，消费类电子，成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines，先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统，以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路，中央处理器模块，显示模块，用户交互模块，存储模块，网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410，并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构，这样增加了系统可靠性，提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心，A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器)，在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒)，满足了系统最低转换时间≤5 μs的要求，并且控制简单，简化了外部接口电路。由于SD(Secure Digital Card，安全数码卡)卡存储容量大、携带方便、成本低等优点，所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包，为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display，液晶显示)屏作为人机交互的显示部分，并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分，这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输，系统设计中采用XML(Extensible Markup Language，可扩展标记语言)格式来组织传输的数据，通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程，来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。
上传时间： 2013-04-24
上传用户：tzl1975
本文简单介绍了脉冲式激光测距原理、相位式激光测距的原理及相位测量技术。根据课题的要求，给出了电路系统设计方案，选择了合适测相系统电路参数，分析了调制波的噪声对系统的影响，计算出能满足系统精度要求的最低信噪比，对偶然误差、信号变化幅度大小、零点漂移和电路的相位延迟等原因引起的测量误差，提出了具体的解决措施，这些措施提高了数字检相电路的测相精度和稳定性。 根据电路系统设计方案，着重对混频电路、整形电路和自动数字检相电路进行了较为深入的分析与讨论，其中自动数字检相电路采用大规模可编程逻辑器件FPGA实现。 文中述叙了利用FPGA实现自动数字检相的原理及方法步骤，分析了FPGA实现鉴相功能的可靠性。根据设计要求，选择合适的FPGA逻辑器件和配置器件，使用QuartusⅡ软件开发可编程逻辑器件及VHDL编程，给出了用QuartusⅡ软件进行数字检相测量的系统仿真结果和混频电路、比较电路、数字检相电路的实验结果，对在没有零角度位置标志信号和没有允许计数标志信号条件下的实验结果的精度进行了分析。根据误差结果分析，提出了下一步研究改进的措施和思路。
上传时间： 2013-07-25
上传用户：天涯
SA4828 是由英国MITEL 公司推出的一种三相脉宽调制波发生器，它采用不对称规则采样SPWM算法，通过存储在片内ROM 中的调制波与片内产生的三角形载波比较，生成SPWM输出脉冲。SA4
上传时间： 2013-04-24
上传用户：清风冷雨
循环码是实际差错控制系统中常用的编码方案，具有检错纠错能力强、实现方便等特点。本文在理论分析循环码编码和译码基本原理的基础上，提出了基于单片机系统的（7，4）循环码软件实现编码、译码的方案。
上传时间： 2013-07-21
上传用户：sc965382896
数字调制解调技术在数字通信中占有非常重要的地位，数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了QPSK调制解调的原理，并基于FPGA实现了QPSK调制解调电路。
标签： QPSK andDemodulation Realization Modulation
上传时间： 2013-07-03
上传用户：1142895891
随着21世纪的到来,计算机技术,信息处理技术,半导体技术和网络技术不断发展,人类社会进入了信息化时代。与此同时,无线视频传感器网络也得到了突飞猛进的发展,成为当今国际上备受关注的热点研究领域。无线视频传感器网络有着很多的优点和十分广泛的应用前景。在军事,工业,城市管理和监控系统等重要领域都有潜在的使用价值。 无线视频传感器网络有着显著的特征,例如：网络节点能源有限；网络带宽有限；对处理速度要求较高等。由此可见,传统的视频编码标准无法应用于无线视频传感器网络。MPEG-4,H.263,H.264等视频编码标准,全是基于运动估计补偿实现的,计算量十分巨大,在能量,存储空间和处理能力均有限的节点难以实现这类高复杂度的编码算法。 本文针对无线视频传感器网络对视频编码算法的具体需求,提出一种基于运动检测的低复杂度视频编码算法。该算法只对当前编码帧中的运动对象进行编码,并且以面向对象的结构输出码流。实验结果表明,与H.264全I帧编码相比,本文提出的算法编码速度提高了约3倍,编码性能提高了约2dB。与H.264基本档次相比,虽然编码性能略有下降,但是编码速度平均提高了8倍左右。因此,本文提出的算法可以在编码效率和编码速度之间获得很好的折衷,在一定程度上可以满足无线视频传感器网络的需求。 本文选用ALDVK_270作为硬件实验平台。在分析算法结构的同时,结合嵌入式系统的特点,从算法,内存,高级语言和汇编语言等几个方面提出优化方案,最终在ARM嵌入式平台下实现了面向无线视频传感器网络的低复杂度视频编码算法。测试结果表明,与优化前相比,优化后的编码速度有了很大的提高,对于CIF格式的监控视频序列能够满足实时处理的要求。
上传时间： 2013-07-26
上传用户：小小小熊
这篇论文在系统分析国内外雷达伺服控制系统研究现状的基础上，选定以ARM为内核的基于ARM+FPGA的雷达伺服控制器为研究对象。 首先，根据雷达伺服控制系统功能要求与性能指标，进行系统的硬件设计：选择基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作为主控芯片，ARM与FPGA的连接形式采用中断+存储器的形式；将ARM与FPGA上多余的引脚引出作为将来升级的需要；还画出ARM+FPGA的雷达伺服控制器的系统图并制作了PCB板。 其次，选用PID对伺服系统进行控制，模糊神经网络综合了模糊控制和神经网络的优点，并利用模糊神经网络算法对PID参数进行在线调整。用Matlab7.1进行仿真，其结果表明：该控制算法对系统具有良好的控制效果，性能较常规PID得到较大改善。 最后，根据FPGA在伺服系统主要任务，用VHDL语言和原理图在FPGA芯片中分别编制实现DAC0832接口控制功能、光电编码器与脉冲发生电路的程序代码；并在Quartus II6.0环境下通过仿真，且得到仿真的波形符合系统功能要求。采用C语言编写在ARM中实现模糊神经网络PID控制算法的代码，通过CodeWarrior for ARM的编译无误后，生成可执行文件.axf,，调用AXD进行在线仿真调试。仿真结果表明：模糊神经网络PID算法对伺服系统能够进行有效控制。 结果表明：ARM作为伺服控制器的内核，其性价比与集成度高：用FPGA芯片实现接口电路使伺服控制器的可靠性高、速度快、可配置及连接方式灵活。因此采用基于ARM+FPGA的雷达伺服控制器，提高了系统的开放性、实时性、可靠性，降低了系统功耗，具有重要的应用价值。
上传时间： 2013-06-30
上传用户：Ruzzcoy
阐述了一种基于反射式光电传感器的直流电机测速及控制系统K该系统可适用于无法采用旋转编码器和测速电机进行直流电机测速与控制的场合L 文中采用斯密特触发器、异或门、D 触发器以及可逆计数器设计了可用于脉冲
上传时间： 2013-05-17
上传用户：busterman
