数字电路的串扰分析在数字电路设计领域,串扰是广为存在的,如PCB板、器件封装(Package)、连接器(Connector)和连接电缆(Cable)。而且随着信号速率的提高和产品外形尺寸越来越小，数字系统总的串扰也急剧增加。过大的串扰会影响到系统的性能,甚至可能引起电路的误触发，导致系统无法正常工作
标签： Connector Package Cable PCB
上传时间： 2015-11-02
上传用户：黑漆漆
频率计是用单片机89C51和几块数字电路几个三极管
上传时间： 2015-11-20
上传用户：731140412
数字电路抗干扰： 在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性 的要求，避免在设计完成后再去进行抗干扰的补救措施。
上传时间： 2014-01-11
上传用户：330402686
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
上传时间： 2013-12-21
上传用户：ruan2570406
数字电路EDA设计基础。这是一个介绍EDA基础入门知识的讲座材料。
上传时间： 2014-01-14
上传用户：erkuizhang
第四届全国研究生电子设计竞賽笔试题 对数字电路设计的理解很有好处
上传时间： 2014-01-25
上传用户：cuiyashuo
数字电路的各类重要实验,完美的实验解答
上传时间： 2014-01-04
上传用户：lunshaomo
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签： COOLRUNNER CPLD VHDL 分
上传时间： 2013-12-18
上传用户：shawvi
详细介绍了用ＶＨＤＬ语言开发的数字电路方法，为电子产品的设计和开发缩短了时间，提高了系统的可靠性．
上传时间： 2014-01-06
上传用户：a3318966
