DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择：他们可以使用DSP处理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其极大的NRE和较长研制周期使其对许多设计而言并不适用。定制ASIC的研制周期可达一年之久，比最终产品的使用寿命都长。FPGA已占居较大的市场份额，因为其能提供比DSP处理器更好的吞吐量，而且没有ASIC的极大NRE和较长研制周期。 因此，常常将基于ARM的MCU和FPGA结合使用来实现这些设计，其中FPGA实现设计的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(静态功耗接近2W)，且性能比ASIC慢。FPGA时钟用于逻辑执行时通常限制为50MHz，而ASIC可以400MHz或更高频率执行逻辑。其他缺点还包括在IP载入基于SRAM的FPGA时安全性还不够理想，成本也较高。尽管FPGA成本已迅速降低，但价格通常在10,000片左右就不再下降，因此仍比较昂贵。 新型可定制Atmel处理器（CAP）MCU具有的门密度、单元成本、性能和功耗接近基于单元的ASIC，而NRE较低且开发时间较快。与基于ARM的非可定制标准产品MCU一样，不需要单独的ARM许可。 可定制MCU利用新型金属可编程单元结构（MPCF）ASIC技术，其门密度介于170K门/mm2与210K门/mm2之间，与基于单元的ASIC相当。例如，实现D触发器（DFF）的MPCF单元与标准的单元DFF都使用130nm的工艺，所用面积差不多相同。
上传时间： 2013-10-29
上传用户：xymbian
P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外，亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点，至少需要一个可测试点。如无对应的测试点，将可导致与之相关的开短路不可检出，并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本，且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级：A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚，应以AI 零件脚及其它较细较短脚为优先，较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板弯变形，影响测点精准度，制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上，因SMT 零件会偏移，故不可靠，且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper，在ICT 测试时能有效隔离电池的影响。8. 定位孔要求：(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板)，且孔内不能沾锡。(c) 选择以对角线，距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求：(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm)，否则有一测点无法植针。以大于100mil(2.54mm)为佳，其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil，如为高于3mm 零件，则应至少间距120mil，方便治具制作。(g) 测点应平均分布于PCB 表面，避免局部密度过高，影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm)，如在上针板，则最好不小于40mil(1.00mm)，圆形、正方形均可。小于0.030”(30mil)之测点需额外加工，以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点，因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点，高温后已氧化，且其硬度高，所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点，虽可大幅改善，但因助焊剂或吃锡不完全的缘故，仍会出现较多的接触误判。
上传时间： 2014-01-14
上传用户：cylnpy
模块化LED大屏幕显示器的设计:LED大屏幕显示器由于其醒目! 内容灵活多变等特点" 已经越来越多地应用于广告! 信息发布! 交通指示等公共场所" 取得了良好效果LED显示屏主要分为数码显示和点阵显示两大类" 本文只讨论点阵显示$ 目前的627 显示屏基本上都是先由用户提出要求" 生产厂家根据需要订做$ 每次都要重复设计电路和机械结构" 造成资源浪费" 而且若用户的需求改变" 改动将十分困难$实际上不论显示屏的大小" 其原理都是相同的"因此完全可以设计出一种标准化% 模块化的LED 显示屏" 针对不同的需要" 只需要简单组合相应的模块即可$ 本文介绍的就是一种模块化的LED 显示屏" 可以根据需要灵活改变大小" 并可以脱离计算机独立运行" 还可以实现如闪烁! 滚动显示等特效$ 对整体式显示屏刷新率不足发生闪烁的常见问题" 在这个设计中由于被分割成小模块" 不再成为问题$
上传时间： 2013-10-09
上传用户：fxf126@126.com
2THLxx可调恒流三极管系列产品 可调恒流三极管2THLxx（CRT）作为第二代半导体恒流器件，是一种能为LED 或其他器件在电源电 压变化时提供恒定电流的三端半导体器件，它和第一代产品CRD 的应用是兼容的。它利用一个可调整端， 通过外部元件在一定范围内连续调节其输出电流，实现简单可靠的恒流源或最大峰值电流限制电路，即 使出现电源电压供应不稳定或是负载电阻变化很大的情况,都能确保供电电流恒定。该器件具有外围电 路非常简单、输出电流可调、使用及其方便等特点，尤其适用于可调光LED 照明、动态LCD 背光、汽 车电子、通信电路、手持设备、仪器仪表和微型机器等场合。如果不用可调整端（空），和第一代产品 CRD 的使用完全相同。 ■ 电气特性
上传时间： 2014-01-09
上传用户：彭玖华
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
对于电子产品设计师尤其是线路板设计人员来说，产品的可制造性设计（Design For Manufacture，简称DFM）是一个必须要考虑的因素，如果线路板设计不符合可制造性设计要求，将大大降低产品的生产效率，严重的情况下甚至会导致所设计的产品根本无法制造出来。目前通孔插装技术（Through Hole Technology，简称THT）仍然在使用，DFM在提高通孔插装制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插装制造商降低缺陷并保持竞争力。本文介绍一些和通孔插装有关的DFM方法，这些原则从本质上来讲具有普遍性，但不一定在任何情况下都适用，不过，对于与通孔插装技术打交道的PCB设计人员和工程师来说相信还是有一定的帮助。1、排版与布局在设计阶段排版得当可避免很多制造过程中的麻烦。（1）用大的板子可以节约材料，但由于翘曲和重量原因，在生产中运输会比较困难，它需要用特殊的夹具进行固定，因此应尽量避免使用大于23cm×30cm的板面。最好是将所有板子的尺寸控制在两三种之内，这样有助于在产品更换时缩短调整导轨、重新摆放条形码阅读器位置等所导致的停机时间，而且板面尺寸种类少还可以减少波峰焊温度曲线的数量。（2）在一个板子里包含不同种拼板是一个不错的设计方法，但只有那些最终做到一个产品里并具有相同生产工艺要求的板才能这样设计。（3）在板子的周围应提供一些边框，尤其在板边缘有元件时，大多数自动装配设备要求板边至少要预留5mm的区域。（4）尽量在板子的顶面(元件面)进行布线，线路板底面(焊接面)容易受到损坏。不要在靠近板子边缘的地方布线，因为生产过程中都是通过板边进行抓持，边上的线路会被波峰焊设备的卡爪或边框传送器损坏。（5）对于具有较多引脚数的器件（如接线座或扁平电缆），应使用椭圆形焊盘而不是圆形，以防止波峰焊时出现锡桥(图1)。
上传时间： 2013-10-26
上传用户：gaome
摘要：介绍用一片GAL16V8实现的模≤2n可编程计数器。它是基于“最大长度移位寄存器式计数器”的原理设计而成的．电路简单可靠．同时介绍一种由它组成的实用电路——由GAL实现时、分、秒计时的数字钟电路。 关键词：GAL 最大长度移位寄存器式计数器
上传时间： 2013-11-12
上传用户：comua
E库多条件查询模块（带模糊查询）\E库多条件查询模块（带模糊查询）易语言可到http://www.dywt.com.cn/main.asp下载 本程序在易语言2.7版下开发 易语言支持Windows和Linux两大主流平台
上传时间： 2013-12-26
上传用户：冇尾飞铊
一般性制作指南为创建具有最大复用潜力的软件提供指南，针对软件生命周期中的需求分析、设计、详细设计与实现、质量保证与测试以及文档等方面分别论述，帮助用户组织一个可复用软件构件（Reusable Software Component－RSC）的开发过程。这一部分的大部分内容独立于编程语言，在实现时采用特定语言的编码标准作为该标准的补充。
标签： 软件
上传时间： 2015-02-28
上传用户：小儒尼尼奥
注意: 1. OS.jar为Java打包可执行文件 2. 由于时间,和界面空间问题,每个进程的资源拥有情况没有详细列明.如果要认真检查 程序的正确性,可以重新编译运行,然后查看Dos界 面下的输出.因为Dos界面下会输出 每个进程的资源情况(包括每个进程对每类资源的最大需求,分配情况,和所欠资源情况. 3. 资源设置中,进程设置应小于100个,资源类数应小于20个.
上传时间： 2015-02-28
上传用户：15071087253
