FPGA内全数字延时锁相环的设计.rar
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响...
联锁技术资料
📦 资源总数：1958
💻 源代码：3957
联锁技术是确保电气系统安全可靠运行的关键，广泛应用于电力、自动化控制及工业生产等领域。通过精确的逻辑控制，实现设备间的协调工作与故障保护，有效避免误操作带来的风险。掌握联锁设计原理不仅能够提升工程师的专业技能，在项目实施中也极具实用价值。本站汇集了1958份精选联锁相关资料，涵盖从基础理论到高级应用的全方位知识体系，助力您深入理解并灵活运用这一核心技术。
🔥 联锁热门资料
查看全部1958个资源 »RS-485 总线的死锁检测与解除
针对RS-485 接口收发电路的特点，讨论RS-485 总线在Polling 和CSMA/CD 通信方式中死锁检测和解除死锁的方法。该方法同样适用于RS-422 接口。...
FPGA内嵌200MHz低噪声锁相环时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态...
应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了...
RS码、LDPC码级联编解码器的FPGA实现
差错控制编码技术是现代通信技术中的关键技术之一，在移动通信、数字电视、计算机存储等数据通信系统中得到了广泛应用。在信道条件恶劣的情况中，常采用纠错能力更强的级联编解码方法，进行差错控制。本课题以RS码、LDPC 码......
💻 联锁源代码
查看更多 »📂 联锁资料分类