📚 联智技术资料

📦 资源总数:841
💻 源代码:2882
🔌 电路图:1

📚 联智全部资料 (841个)

xilinx BlockRAM 级联,利用Xilinx原语(非IP Core),更大灵活性...

📅

FIFO级联,利用verilog语言实现Xilinx FIFO18单元的多个级联,增大FIFO深度。...

📅

利用纵风作用下随机弹道系统成形滤波器,把成形滤波器的微分方程与外弹道角运动方程及质点弹道方程联立,便构成为易于求解的完整的外弹道随机动力学模型。在具体的数字仿真实施过程中,采用尾翼延时张开技术来减小散...

📅