针对改进传统的复杂伺服电机联动控制系统的目的，提出一种新的设计方案，采用Modbus RTU通信协议，简化了系统复杂度，降低了成本，并且通过自行设计接口转换电路，提高了通用性；另外，该系统通过改进优化的软件设计，能实现系统的连续运行，解决了定位数据运行模式只能定位不能连续运行的问题。先介绍总的系统设计，然后介绍Modbus RTU协议以及具体实现方法，最后以LabView编程为例，介绍上位机软件系统的实现过程。
上传时间： 2013-10-28
上传用户：l银幕海
门禁系统
上传时间： 2014-12-29
上传用户：meiguiweishi
为了提高门禁系统的安全便利性，提出了一种基于国密算法的CPU卡的门禁系统的解决方案。首先对门禁系统的组成进行了介绍，接着论述了非接触CPU卡的相对于非接触逻辑加密卡的特点及优势；基于国密算法SM1的特点以及配合落实住建部重要门禁系统密码应用安全管理工作要求，提出了一种基于国密SM1算法CPU卡的门禁系统解决方案。基于国密算法CPU卡的门禁系统解决方案能够满足最新门禁系统市场需求，具有安全、灵活多样等多种的特点。
上传时间： 2013-11-01
上传用户：xiaoyunyun
针对海上无人值守采油平台的实际生产需要，综合应用红外对射探测、门磁开关检测、PLC、视频联动监控录像、无线通信网络等多项技术研发了一套海上无人值守采油平台安全监控系统。系统能够对海上平台周界入侵信息和采油生产设备故障信息进行在线实时监测，发现报警立即启动配套高清智能摄像机对非法入侵或异常/故障地点进行视频监视和录像。系统运行稳定可靠、报警准确及时，具有较大的实用价值和应用前景。
上传时间： 2013-11-11
上传用户：czl10052678
MC68HC11G5在自动门控制系统中应用
上传时间： 2013-11-01
上传用户：zhishenglu
RFID门禁系统阅读器设计
上传时间： 2013-11-24
上传用户：onewq
介绍了一种基于FM的低压电力线门禁系统实现方法，在分析并建立FM数学模型的基础上，设计了FM调频发射机与FM调频接收机。该系统可以解决目前专线门禁系统和无线门禁系统的不足，进一步推进了门禁系统的实用性。实际应用结果证明，该门禁系统成本低、灵活、可靠。
上传时间： 2013-12-05
上传用户：66666
FPGA实验指导书（5万门）.doc+2007-08-14
上传时间： 2013-10-16
上传用户：xiaojie
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
上传时间： 2015-01-01
上传用户：wutong
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-16
上传用户：看到了没有
