参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。...
编译码器。指的是数字通信中具有编码、译码功能的器件。
本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。...
Turbo编码是依据一种新的编码算法,以实现接近Shannon理论极限的译码性能为目标的编码方法。本文的主要工作是研究3G移动通信中Turbo码译码器的设计,并用FPGA来实现。 首先,本文对Turb...
LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动,成为研究的热点。随着研究的不断深入和技术的发展,目前,LDPC码已经被多个通信系统定为信道编码方案,并被应用到第二代数字视频广播卫星(...
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计...
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的...
Each or these 4-line-to-16-line decoders utilizes TTL circuitryto decode four binary-coded input...
在通信系统中,由于信道噪声的存在使得传输的信号发生改变,从而在接收端发生错误。因此差错控制作为提高传输可靠性的关键技术,已成为通信领域多年来的研究热点。1993年C.Berrou等人提出的Turbo码...
卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积T...