大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印，因为这样一方面可以减少发送给打印机的数据量，一方面可以极大的简化驱动程序的开发。而在打印机内部，这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上，所以JPEG文件解码引擎是打印机的核心之一，提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时，JPEG文件解码工作是一个计算密集型的作业，主要有两个办法提高它的速度：一个是设计更高效的算法，一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中，JPEG编解码速度已经几乎到了极限，难有提升的空间，然而近两年多核嵌入式芯片的出现，为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台，采用ARM11 MPCore4核处理器，针对PCL，XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎，主要内容为： 分析和解码PCL，XL文件，提取出其中的JPEG文件。 对JPEG文件实现并行化解码，在多个处理器核上并行处理，并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势，设计和实现多线程调度算法。 总结和提取数据，分析多核处理器相对于单核处理器的性能提升。 另外，为便于读者理解，文中简要介绍了ARM(SIMD)指令集，嵌入式汇编以及与硬件相关的一些概念。
上传时间： 2013-06-16
上传用户：scorpion
随着通信产业的发展，尤其是今年3G牌照的发放，视频业务在移动多媒体方面将会有更加重要的地位，所以在移动终端上实现支持高效视频编码标准的解码功能就成为一项非常有实际意义的工作。 H．264作为新一代的高压缩率的视频标准，凭借其较高的压缩率和优秀图像质量，使得H．264只要利用较小的空间就能存储更多的视频数据，在更低的网络带宽条件下提供更优质量的视频。然而高度的压缩必然付出较高的硬件代价。如何能完成视频良好解码并能节约硬件资源成为研究热点。 考虑到H．264视频编解码的计算复杂度，在硬件选择上一般比较注重高性能处理器的选择。计算目前主流的实现方式包括ASIC的专用集成芯片实现或者是DSP的软件实现。ARM处理器伴随技术的进步，尤其是对支持数字信号处理的功能加强后，在视频编解码领域的应用也越来越广泛。 本文以WindowsCE5．0和S3C2440A嵌入式平台作为H．264解码器的载体，研究的代码版本是t264-src-0．14，主要进行了以下几个方面的工作： 研究了H．264视频压缩标准和它的体系结构，尤其是对解码器部分进行了硬件要求的分析。 深入研究了WINCE5．0和ARM结合的平台特性，根据实际的硬件平台需要，定制了相应的操作系统。 完成了基于T264代码的解码库在WINCE5．0下的移植，并进行了相应的代码和算法的优化并完成了基于WINCE5．0操作系统下播放程序的编写。 通过实验数据证明，在基于单核的ARM芯片中，主要靠软件进行QCIF格式的H．264视频解码从而获得良好播放效果的方法是有效的。
上传时间： 2013-07-24
上传用户：myworkpost
目 录 ADI处理器简介 ADI嵌入式处理器产品系列2 市场和应用. 3 技术短训班与大学计划 . 4 在线培训 可视化学习与开发. 5 开发工具 CROSSCORE开发工具 . . 7 VisualDSP++集成开发环境 8 扩展的开发工具产品 . 12 CROSSCORE 开发工具选型表 13 Blackfin和SHARC处理器的软件模块 . 14 其它支持 第三方开发计划. . 16 平台与参考设计 . 16 EngineerZone 16 基准. . 17 产品介绍和选型表 Blackfin处理器家族 . . 20 Blackfin处理器家族选型表 . . 22 ADSP-BF504/ADSP-BF504F/ADSP-BF506F . 26 ADSP-BF512/ADSP-BF514/ADSP-BF516/ADSP-BF518 . . 28 ADSP-BF522/ADSP-BF523/ADSP-BF524/ADSP-BF525/ ADSP-BF526/ADSP-BF527 . . 30 ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ ADSP-BF549 32 ADSP-BF538/ADSP-BF538F . 34 ADSP-BF536/ADSP-BF537 . . 35 ADSP-BF534 37 ADSP-BF561 38 ADSP-BF531/ADSP-BF532 . . 39 ADSP-BF533 41 ADSP-BF535 43 SHARC处理器家族 44 SHARC处理器家族选型表 46 ADSP-21483/ADSP-21486/ADSP-21487/ADSP-21488/ ADSP-21489 48 ADSP-21478/ADSP-21479 . . 50 ADSP-21467/ADSP-21469 . . 52 ADSP-21371/ADSP-21375 . . 54 ADSP-21367/ADSP-21368/ADSP-21369 55 ADSP-21366 57 ADSP-21363/ADSP-21364 . . 58 ADSP-21266 59 ADSP-21262 60 ADSP-21261 61 ADSP-21161N . . 62 ADSP-21160 63 ADSP-21065L . . 64 SigmaDSP音频处理器 66 SigmaStudio. 66 SigmaDSP产品选型表 . 67 AD1940/AD1941 68 ADAU1401A . 69 ADAU1442/ADAU1445/ADAU1446 . . 70 ADAU1701/ADAU1702 . . 72 ADAU1761 . . 73 ADAU1781 . . 74 SigmaStudio. 75 SigmaDSP评估板 . . 76 TigerSHARC处理器家族 . . 77 TigerSHARC处理器家族选型表 . . 77 ADSP-TS203 78 ADSP-TS202 79 ADSP-TS201 80 ADSP-TS101 81 ADI补充处理器指南 监控器件与数字信号处理器 82 电源管理与数字信号处理器 84 低功耗立体声音频编解码器 86 单声道低功耗D类音频放大器 . . 86 立体声低功耗D类音频放大器 . . 86 多通道编解码器. . 87
上传时间： 2013-11-05
上传用户：金苑科技
基于ARM11的嵌入式视频处理终端设计 在研究了基于ARMl 1体系结构的Samsung$3C6410处理器的基 础上，给出了多格式视频编解码的使用方法和Windows CE下中断流 驱动的设计方法，为Windows CE操作系统下的图像采集和视频处理 的复杂控制提供了软件实现的方法；并以该处理器为核心，加上外部 存储器和USB摄像头等接口电路，完成了一个嵌入式视频处理终端 核心板的硬件原理图设计和PCB图的设计，并对视频处理终端的印 制电路板的电磁兼容进行了研究。 首先对嵌入式系统和视频处理进行了简单的介绍，指出了采用 $3C6410处理器设计的视频处理终端具有的优势。其次，对$3C6410 多格式视频编解码的使用进行了仔细分析，为多格式视频编解码软件 的编写提供了思路。给出了Windows CE下中断流驱动程序的设计方 法，为主处理器和BIT处理器在Windows CE下中断流驱动的设计提 供了一种较为通用的参考模型。第三，在熟悉了S3C64lO处理器的 体系结构基础上设计出了下列电路原理图：电源及复位电路，时钟电 路，DDR SDRAM和FLASH存储器电路，USB接口电路，串口电路， JTAG接口电路，LCD和TSP接口电路。整个嵌入式视频处理终端是 一个可以独立工作的可扩展系统，该系统主要用于图像采集和视频编 解码功能。另外，分别从滤波和接地等电磁兼容性设计手段出发，对 这些方法进行了理论分析，提出了提高视频处理终端电磁兼容的措 施。最后，通过编写简单的应用程序，视频处理终端对图像进行H．264 编码，可以通过无线网卡进行传输编码后的图像。测试结果表明，视 频处理终端能够实现视频图像的拍摄、压缩、无线视频传送和视频监 控等功能。
上传时间： 2013-11-22
上传用户：谁偷了我的麦兜
xr872规格书.XR872芯片是一个高度集成的单处理器，具有ARM Cortex-M4F MCU，低功耗802.11b/g/n WLAN子系统，带有ADC和DAC的音频编解码器，图像编码器和电源管理单元（PMU）。它专为物联网、轻型人工智能产品类别中的智能设备而设计。
上传时间： 2022-06-22
上传用户：
在实际工作现场,常常需要在一个非常恶劣的环境中进行通话,随着CAN总线在工业生产的应用越来越广泛,想到了把CAN总线应用于电话通信上来.CAN总线具有极高的总线利用率,这有可能使得我们只需要用两根CAN总线,就可以把需要通话的节点电话连接起来,从而实现语音通信. 本文主要论述了基于CAN总线的多节点语音通信系统设计.该系统使用MC14LC5480作为语音采集编解码器,AT90CAN128作为处理器,使用处理器自带的CAN模块实现多个CAN节点间的通信,最终达到实现多节点间语音通信的功能. 本文的前半部分介绍了CAN总线技术和语音信号的数字处理技术,评价了用CAN总线传输语音信号的优点.本文后半部分详细介绍了该系统的硬件结构和软件设计,通过分析系统所涉及的芯片对该系统的各个功能模块做了详细的说明,包括语音编解码电路,语音数字信号处理电路,CAN总线传输电路等.通过该系统,能够实现在实验室条件下多个CAN节点间的语音通信.
上传时间： 2013-04-24
上传用户：mingaili888
目前对数字化音频处理的具体实现主要集中在以DSP或专用ASIC芯片为核心的处理平台的开发方面，存在着并行处理性能差，系统升级和在线配置不灵活等缺点。另一方面现有解决方案的设计主要集中于处理器芯片，而对于音频编解码芯片的关注度较低，而且没有提出过从芯片层到PCB板层的完整设计思路。本文针对上述问题对数字化音频处理平台进行了研究，主要内容包括： 1、提出了基于FPGA的通用音频处理平台，该方案有别于现有的基于MCU、DSP和其它专用ASIC芯片的方案，论证了基于FPGA的音频处理系统的结构及设计工作流程，并对嵌入式音频处理系统专门进行了研究。 2、提出了从芯片层到PCB板层的完整设计思路，并将设计思路得以实现。完成了FPGA的设计及实现过程，包括：系统整体分析，设计流程分析，配置模块和数据通信模块的RTL实现等；解决了FPGA与音频编解码芯片TLV320AIC23B之间接口不匹配问题；给出配置和数据通信模块的功能方框图；从多个角度完善PCB板设计，给出了各个系统组成部分的详细设计方案和硬件电路原理图，并附有PCB图。 3、建立了实验和分析环境，完成了各项实验和分析工作，主要包括：PCB板信号完整性分析和优化，FPGA系统中各个功能模块的实验与分析等。实验和分析结果论证了系统设计的合理性和实用性。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和音频编解码芯片TLV320AIC23B组成的数字化音频处理系统完全可以实现音频信号的数字化处理，从而可以将FPGA在数字信号处理领域的优点充分发挥于音频信号处理领域。
上传时间： 2013-04-24
上传用户：lanwei
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-05-26
上传用户：teddysha
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
现代信息技术的迅猛发展和人们生活质量的提高，使得视频处理方面的研究与应用，尤其是实时图像处理受到了广泛关注。近年来，DSP技术的不断发展，将数字信号处理领域的理论研究成果应用到实际系统中，并推动了新理论和应用的发展，对视频处理等领域的技术发展起到了十分重要的作用。同时，随着网络、移动通讯和多媒体技术的飞速发展，嵌入式系统也得到更加广泛的应用。 本文分析了嵌入式系统、DSP技术、以及视频处理系统等领域的最近发展现状，结合本实验室在嵌入式开发、H.264.图像编解码、DSP技术三个方面的研究成果和实际开发经验，提出了采用TIC6000系列的TMS320DM642和ARM(S3C2410)为主体的硬件系统架构，设计了一种基于ARM+DSP的嵌入式视频处理系统。该系统将专门用于视频图像处理的DSP与在通讯和实时控制方面具有独特优势的ARM处理器结合起来，为嵌入式实时环境下一些复杂算法的实现问题开辟了新的途径。 文中首先介绍了系统的相关技术及标准，包括控制端用到的ARM技术和处理端的DSP技术及核心处理算法H.264编码原理，给出了系统的整体架构及设计思路。整个系统分控制端和处理端以及两者之间的通信三个部分，控制端主要由一个最小系统、LCD及触摸屏和矩阵键盘构成，在ARM上移植了Linux操作系统，并在其上编写了外设驱动。处理端包括视频输入、输出模块、存储模块、网络传输模块，移植了基于基本档次的T264代码到DM642中，并进行了优化，完成了视频信号的采集和回显程序的编写，并将采集、处理、回显三个进程加入到BIOS中，实现了处理端的功能。两者通信采用HPI16模式的通信方式。最后，就系统的性能进行了测试，给出了测试效果图，并对结果进行了详细分析。 在文章的最后，总结了课题研究所取得的成果及其不足之处；给出了系统进一步研究和改进的思路。嵌入式是未来发展的主流，随着本系统的进一步完善，必将具有更加广阔的应用前景。
上传时间： 2013-04-24
上传用户：wc412467303
