数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。
上传时间： 2016-06-10
上传用户：kristycreasy
该代码是802.3ap推荐代码fir吗(42,33)的编码器和解码器,该代码采用C语言实现,可以完成译码功能,该代码采用并行编译码方式实现,可以应用于100G以太网的FEC
上传时间： 2013-12-24
上传用户：熊少锋
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。
上传时间： 2017-02-01
上传用户：refent
将编码的差分跳频系统等效为串行级联码，充分利用频率转移函数所产生的网格关联信息， 采用软输入软输 算法，进行类Turbo串行迭代译码，能有效改善系统的误比特性能． 此，如何实现差 分跳频系统串行级联结构的外编码器和频率转移函数(( 函数)的匹配设计是值得深入研究的问题．基 于互信息的外信息转移图(ExIT)能有效预测迭代译码的收敛特性，并根据E xlT选择适当的内、外码 进行级联．采用基于互信息的Exn、用分析差分跳频串行级联结构中外编码器和G函数的外信息转移 过程，提出了一种采用ExIT图选择G函数及外编码器的方法．通过对陔l方法的理论分析和性能仿真， 结果表明，在一定的输入先验信息量条件下，信噪比越高，G函数输 互信息量越大；在给定信噪比条件 下，不同G 函数刘 应的输出互信息量随输入先验信息量增长速度不同，能有效实现对性能较好的G 函 数的选择；对于给定G甬数，在不同外编码方式下，通过E xlT阁能得到迭代译码收敛的门限值；能反应 出不同编码方式下的收敛特性的好坏，从而实现外编码器和G函数的匹配设计．
标签： 南京大学学报
上传时间： 2015-04-27
上传用户：xiefuai
Alps产品样本 开关,编码器,可变电阻器,连接器 ++
上传时间： 2013-06-02
上传用户：eeworm
Alps产品样本 开关,编码器,可变电阻器,连接器 ++
上传时间： 2013-06-28
上传用户：eeworm
专辑类----元器件样本专辑 Alps产品样本-开关,编码器,可变电阻器,连接器-++-131M.rar
上传时间： 2013-06-08
上传用户：nunnzhy
专辑类-元器件样本专辑-116册-3.03G Alps产品样本-开关-编码器-可变电阻器-连接器-++-252M.zip
上传时间： 2013-04-24
上传用户：bpbao2016
该系统是一款磁卡阅读存储器，根据用户要求解决了普通阅读器只能实时连接计算机，不能单独使用的问题。而且针对作为特殊用途的磁卡，要求三道磁道都记录数据，并且第三磁道记录格式与标准规定的记录格式不同时，系统配套的应用程序对其做了正确译码、显示。 @@ 整个系统包括单片机控制的阅读存储器硬件部分，和配套使用的计算机界面应用程序软件部分。其中硬件电路包括磁条译码芯片、外部存储器芯片、串口电平转换芯片等等，所有的工作过程都是由单片机控制。我们这里选用紫外线擦除的87C52单片机，电路使用的集成电路芯片都是采用SMT封装器件，极大缩小了读存器的体积，使用简单，携带方便。 @@ 磁条译码芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解码器集成电路。该IC实现了磁信号到电信号的转换。外部存储器则是使用的8K Bytes的24LC65集成芯片，扩展8片，总容量达到8×8K。 @@ MAXIM公司出品的MAX232实现了单片机TTL电平到RS232接口电平的转换，从而与计算机串口实现硬件连接。 @@ 计算机界面显示程序采用当今使用最广的面向对象编程语言Visual Basic 6.0版本(以后简称VB)，并且使用VB带有的串口通信控件MScomm，通过设置其属性，使其和下位机单片机协议保持一致，进而进行正确的串口通信。关于磁道上数据记录的译码，则是通过对每条磁道上数据记录进行多次实验，认真分析，进而得到了各条磁道各自的编码规则，按照其规则对其译码显示。这部分程序也是通过VB编程语言实现的。另外，计算机应用程序部分还实现了对下位机读存器的擦除控制。 @@关键词：磁卡，阅读存储器，单片机，串口通信，track3数据译码
上传时间： 2013-08-05
上传用户：黄华强
高速、高精度已经成为伺服驱动系统的发展趋势，而位置检测环节是决定伺服系统高速、高精度性能的关键环节之一。光电编码器作为伺服驱动系统中常用的检测装置，根据结构和原理的不同分为增量式和绝对式。本文从原理上对增量式光电编码器和绝对式光电编码器做了深入的分析，通过对比它们的特性，得出了绝对式光电编码器更适合高速、高精度伺服驱动系统的结论。 绝对式光电编码器精度高、位数多的特点决定其通信方式只能采取串行传输方式，且由相应的通信协议控制信息的传输。本文首先针对编码器主要生产厂商日本多摩川公司的绝对式光电编码器，深入研究了通信协议相关的硬件电路、数据帧格式、时序等。随后介绍了新兴的电子器件FPGA及其开发语言硬件描述语言Verilog HDL，并对基于FPGA的绝对式编码器通信接口电路做了可行性的分析。在此基础上，采用自顶向下的设计方法，将整个接口电路划分成发送模块、接收模块、序列控制模块等多个模块，各个模块采用Verilog语言进行描述设计编码器接口电路。最终的设计在相关硬件电路上实现。最后，通过在TMS320F2812伺服控制平台上编写的硬件驱动程序验证了整个设计的各项功能，达到了设计的要求。
上传时间： 2013-07-11
上传用户：snowkiss2014
