基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,...
介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,...
针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案...
这是一个有关哈夫曼编/译码器的课程设计, 原题参见青华大学出版社出版、严巍敏主编的数据结构题集(c语言版)...
这个也是哈夫曼编码译码 这个是基于文档类的...
哈夫曼编/译码器...
这是一个哈夫曼编/译码器程序...
实训报告编码译码...
7段数码显示译码器...
vhdl的3-8译码器...
使用动态哈夫曼树实现哈夫曼编码译码...