练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真
上传时间： 2014-01-15
上传用户：1966640071
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块：
上传时间： 2017-01-15
上传用户：独孤求源
自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行
标签： vhdl
上传时间： 2017-02-03
上传用户：努力努力再努力
秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。 秒表有六个输出显示，分别为百分之一秒，十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之对应，6个个计数器全为BCD码输出，这样便于同时显示译码器的连接。当计时达60分钟后，蜂鸣器鸣响10声。
上传时间： 2017-02-10
上传用户：epson850
HD7279(A)是一片具有串行接口的，可同时驱动8位共阴式数码管(或64只独立LED)的智能显示驱动芯片，该芯片同时还可连接多达64键的键盘矩阵。 HD7279内部含有译码器，可直接接受16进制码，HD7279A还同时具有2种译码方式，HD7279(A)还具有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。
上传时间： 2017-02-10
上传用户：ljt101007
汉诺塔！！！ Simulate the movement of the Towers of Hanoi puzzle Bonus is possible for using animation eg. if n = 2 A→B A→C B→C if n = 3 A→C A→B C→B A→C B→A B→C A→C
标签： the animation Simulate movement
上传时间： 2017-02-11
上传用户：waizhang
最新的算法说明，编码过程就如同源源不断产生水滴(编码分组)的喷泉(编码器)，而我们只要用杯子(译码器)接收足够数量的水滴，即可达到饮用(成功译码)的目的。正因如此，该种编码被称为喷泉码。
标签： 算法
上传时间： 2017-02-24
上传用户：wweqas
四位数码管驱动程序，51单片机为mcu，采用74h138驱动，38译码器
上传时间： 2014-08-31
上传用户：xiaodu1124
信道编码中，我们提出了一种高性能可重用VITERBI译码器的设计。
标签： 信道编码
上传时间： 2017-04-01
上传用户：王楚楚
带获胜音乐的拔河游戏机，用计数器 译码器组成
标签：
上传时间： 2017-04-01
上传用户：dreamboy36
