虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

编<b>解码</b>处理器

  • 本文设计了一种以TI公司生产的高速率DSP—TMS320C6201为核心处理器,辅以基于小波变换的视频编解码芯片ADV611的音/视频采集处理监控系统.

    本文设计了一种以TI公司生产的高速率DSP—TMS320C6201为核心处理器,辅以基于小波变换的视频编解码芯片ADV611的音/视频采集处理监控系统.

    标签: C6201 320C 6201 DSP

    上传时间: 2015-11-20

    上传用户:奇奇奔奔

  • 基于ADI公司的Blackfin处理器的JPEG2000编解码库的源代码。

    基于ADI公司的Blackfin处理器的JPEG2000编解码库的源代码。

    标签: Blackfin 2000 JPEG ADI

    上传时间: 2013-12-28

    上传用户:Thuan

  • (1) 编制解n阶线性代数方程组AX=b列主元三角分解法的通用程序. (2) 用所编的程序解线性方程组.给出解向量,保留5位有效数.

    (1) 编制解n阶线性代数方程组AX=b列主元三角分解法的通用程序. (2) 用所编的程序解线性方程组.给出解向量,保留5位有效数.

    标签: 方程 程序 AX 编制

    上传时间: 2014-01-02

    上传用户:huannan88

  • B/S asp.net的C#编的网站

    B/S asp.net的C#编的网站,比赛报名受理,管理报名人员,消息发布,Email通知等功能

    标签: asp net 网站

    上传时间: 2013-12-30

    上传用户:ikemada

  • 介绍行列划分算法和矩阵相乘并行算法M P I 程序, 给出基于矩阵相乘并行算法的M P I 实现, 分析和讨 论处理器数目、复杂性、矩阵划分、B 子块传递、死锁避免和矩阵数据的获取等问题.

    介绍行列划分算法和矩阵相乘并行算法M P I 程序, 给出基于矩阵相乘并行算法的M P I 实现, 分析和讨 论处理器数目、复杂性、矩阵划分、B 子块传递、死锁避免和矩阵数据的获取等问题.

    标签: 矩阵相乘 并行算法 矩阵

    上传时间: 2017-06-03

    上传用户:royzhangsz

  • sshC B B 官方教学区 » 原创:ajax入门自编清淅1024*800(链接己修正) » 发表回复

    sshC B B 官方教学区 » 原创:ajax入门自编清淅1024*800(链接己修正) » 发表回复

    标签: raquo sshC ajax 1024

    上传时间: 2017-07-11

    上传用户:84425894

  • m a t l a b 编 程 实 例!

    m a t l a b 编 程 实 例!

    标签:

    上传时间: 2013-12-21

    上传用户:skfreeman

  • MP3音频编解码运算中IMDCT算法研究及其FPGA实现.rar

    近年来,随着多媒体技术的迅猛发展,电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多,而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案,在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中,低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点,具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤,因此适于硬件实现,以降低处理器的开销和功耗,来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程,以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法,并在已有算法的基础上进行了改进,减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案,结合算法进行了实现结构的优化,并在EDA环境下具体实现,用硬件描述语言设计、综合、仿真,且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。

    标签: IMDCT FPGA MP3

    上传时间: 2013-05-31

    上传用户:Minly

  • 基于ARM的H264编解码实现

    由国际电信联合会视频编码专家组和国际化标准组织运动图像专家组联合制定的H.264视频压缩标准,凭借相对其它标准较高的压缩效率和优秀的图像质量,已经成为目前最流行的视频处理协议,具有广阔的前景和巨大的应用价值,考虑其复杂的计算度,目前主流的实现方式包括ASIC的专用集成电路实现和DSP的纯软件实现等等。 ARM处理器伴随着技术的进步,加入对数字信号处理的有效支持之后,在视频编解码领域的应用也越来越广泛,本文就是在考虑这点的基础上,研究利用深圳武耀博德公司设计的,基于Intel高性能的PXA270处理器的多功能嵌入式开发平台EEliod来实现H.264的编解码。 本文对H.264协议主要算法进行了研究,在基于ARM的EEliod平台上利用WINCE嵌入式实时操作系统,通过EVC编译环境,实现对Windows Visual C++下x264-060805代码的编码移植和对JM10.1的解码移植。

    标签: H264 ARM 编解码

    上传时间: 2013-06-09

    上传用户:17854267178

  • 高清视频编解码系统控制模块设计

    在航空航天,遥感测量,安全防卫以及家用影视娱乐等领域,要求能及时保存高清晰度的视频信号供后期分析、处理、研究和欣赏。因此,研究一套处理速度快,性能可靠,使用方便,符合行业相关规范的高清视频编解码系统是十分必要的。 本文首先介绍了高清视频的发展历史。并就当前相关领域的发展阐述了高清视频编解码系统的设计思路,提出了可行的系统设计方案。基于H.264的高清视频编码系统对处理器的要求非常高,一般的DSP和通用处理器难以达到性能要求。本系统选择富士通公司最新的专用视频编解码芯片MB86H51,实时编解码分辨率达到1080p的高清视频。芯片具有压缩率高,功耗低,体积小等优点。系统的控制设备由三块FPGA芯片和ARM控制器共同完成。FPGA芯片分别负责视频输入输出,码流输入输出和主编解码芯片的控制。ARM作为上层人机交互的控制器,向系统使用者提供操作界面,并与主控FPGA相连。方案实现了高清视频的输入,实时编码和码流存储输出等功能于一体,能够编码1080p的高清视频并存储在硬盘中。系统开发的工作难点在于FPGA的程序设计与调试工作。其次,详细介绍了FPGA在系统中的功能实现,使用的方法和程序设计。使用VHDL语言编程实现I2C总线接口和接口控制功能,利用stratix系列FPGA内置的M4K快速存储单元实现128K的命令存储ROM,并对设计元件模块化,方便今后的功能扩展。编程实现了PIO模式的硬盘读写和SDRAM接口控制功能,实现高速的数据存储功能。利用时序状态机编程实现主芯片编解码控制功能,完成编解码命令的发送和状态读取,并对设计思路,调试结果和FPGA资源使用情况进行分析。着重介绍设计中用到的最新芯片及其工作方式,分析设计过程中使用的最新技术和方法。有很强的实用价值。最后,论文对系统就不同的使用情况提出了可供改进的方案,并对与高清视频相关的关键技术作了分析和展望。

    标签: 高清视频 编解码 系统控制 模块设计

    上传时间: 2013-07-26

    上传用户:shanml