一种用于分组交换机的缓存管理算法
提出了一种用于分组交换机中的缓存管理算法DT+SMA,该算法把DT和SMA结合起来,具有两者的优点。通过理论分析和仿真,得知在单优先级情况下DT+SMA比SMA的公平性更好,在多优先级情况下SM
缓存机制技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
提出了一种用于分组交换机中的缓存管理算法DT+SMA,该算法把DT和SMA结合起来,具有两者的优点。通过理论分析和仿真,得知在单优先级情况下DT+SMA比SMA的公平性更好,在多优先级情况下SM
难得一见的AVR单片机EEPROM写入优化方案,通过缓存和中断机制显著提升程序效率,降低功耗。适用于实时性要求高的嵌入式系统,是AVR开发者的实用技术参考。
通过引入面向方面编程技术,提出一种新的智能Web缓存框架。描述该框架的组成结构与工作原理,对缓存设计时需要解决的透明性、一致性、替换算法和预取策略等主要问题进行讨论并给出性能测试和分析。实验结果表明,
· 摘要: 实时视频数据处理系统中,乒乓缓存结构是协调数据传输和处理速度的必要环节,其核心是乒乓缓存控制器.本文比较了FIFO、双口RAM和乒乓缓存结构3种数据缓冲电路的优缺点;讨论乒乓缓冲控制器的结构和原理;应用 F...
The Virtex™-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstre...
The Virtex™-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstre...