基于FPGA的高速AD采样设计
本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设 计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定。 结果证明该设计灵活、简单、通用性强。
统计采样技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设 计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定。 结果证明该设计灵活、简单、通用性强。
处理器触发采样 定时器溢出触发采样 模拟比较器触发采样 外部事件(PB4中断)触发采样
随着工业化生产的发展,人类向赖以生存的环境排放的气态污染物如硫氧化物、氮氧化物等对人类健康和生态环境都带来了极大的危害。“保卫环境,保卫我们生存的地球”不在是一句危言耸听的口号,而是关系到后代
数字中频采样接收机的设计,探讨了数字中频采样接收机的结构,时序同步与载波同步的算法。结合实际应用,对于数字中频采样接收机中的若干关键问题进行了较为深入的研究。
自己整理的MSP430程序,已经调试通过,注释清晰模块化很强。16位AD采样,12864字符数字显示,欢迎下载,如有改进意见希望回馈。谢谢!
Sensing and/or controlling current flow is a fundamental requirement in many electronics systems, and the tech-niques to...