本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法，因此具有优异的压缩性能和极好的网络亲和性，满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算，量化可以通过查表和乘法操作就可以完成，避免了反变换的时候失配问题，没有精度损失；去方块滤波是一种用来去除低码率情况下的每个宏块的块效应，提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手，在算法研究方面设计了一个可视化测试软件，在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现，FPGA可重复使用，设计修改灵活，片内资源丰富，具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理，常用视频压缩标准及其特性以及国内外的研究动态，并对H.264标准基本档次所涉及的核心技术进行了详细介绍，两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上，设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现，并在Altera的软件和开发板上进行了仿真验证；对去方块滤波算法做了软件研究测试，并给出了一种改进的硬件整体结构设计。最后，对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有： 1.查阅相关文献，熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。
上传时间： 2013-04-24
上传用户：lanjisu111
随着数字电子技术的发展，数字信号处理技术广泛应用于通讯、语音处理、计算机和多媒体等领域。快速傅里叶变换FFT作为数字信号处理的核心技术之一，使离散傅里叶变换的运算时间缩短了几个数量级。 现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件。随着它的不断应用，使电子设计的规模和集成度不断提高，同时也带来了电子系统设计方法和设计思想的不断推陈出新。 本文主要研究如何利用FPGA实现FFT处理器，包括算法选取、算法验证、系统结构设计、各个模块设计、FPGA实现和测试整个流程。设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000为硬件平台，进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度，运算速度可以满足一般实时信号处理的要求。
上传时间： 2013-04-24
上传用户：lwwhust
如今电力电子电路的控制旨在实现高频开关的计算机控制，并向着更高频率、更低损耗和全数字化的方向发展。现场可编程门阵列器件(Field Programmable Gate Arrays)是近年来崭露头角的一类新型集成电路，它具有简洁、经济、高速度、低功耗等优势，又具有全集成化、适用性强，便于开发和维护(升级)等显著优点。与单片机和DSP相比，FPGA的频率更高、速度更快，这些特点顺应了电力电子电路的日趋高频化和复杂化发展的需要。因此，在越来越多的领域中FPGA得到了日益广泛的发展和应用。 本文提出了一种采用现场可编程门阵列(FPGA)器件实现数字化变频调速控制系统的设计方案。该系统能产生三相六路正弦脉宽调制（SPWM）波形；调制频率范围为0～4KHZ，分7级控制；16位的速度控制分辨率；载波频率分8级控制，最高可达24KHZ；系统接口兼容Intel系列和Motorola系列单片机；该系统控制简单、精确，易修改，可现场编程；同时具有脉冲延时小、最小脉冲删除、过压和过流保护功能等特点，可应用于PWM变频调速系统的全数字化控制。文中对方案的实现进行了详细的论述，主要包括系统设计的理论分析，系统结构设计及在FPGA硬件上的实现，最终验证了该控制系统的可行性和有效性。 数字化设计是本系统的特点，系统最终生成的三相SPWM脉冲是基于三相正弦调制波和三角载波比较得到的。设计时，充分结合FPGA器件的结构特点，利用一种改进结构的数字控制振荡器（NCO）来产生正弦波样本，在一定程度上解决了传统NCO产生正弦波的精度和频率相互制约的问题；把分时复用数字通信原理结合到系统的设计中，设计出分时运算电路，使得系统在同步时钟下，生成三相正弦调制波而不影响系统的速度，同三角载波逻辑比较后，最终得到三相SPWM脉冲序列。
上传时间： 2013-07-05
上传用户：duoshen1989
目前，大多数嵌入式自动化系统都以MCU为核心，与监测、伺服、显示等仪器、设备配合实现一定的功能。现场信息往往止步于“现场”，嵌入式自动化系统从而成为了“信息孤岛”，因而制约了其本身的发展。要实现大规模的信息集成、综合实施自动化，就需要一种能在工业现场环境下运行、可靠性高且实时性好的通信系统，形成工业现场的底层网络，完成现场自动化设备之间的多点通信。 Ethernet（以太网）和CAN-bus（控制器局域网）分别是目前全球应用最为广泛的国际互联技术和开放式现场总线。随着测控技术与网络技术日益紧密的结合，测控系统接入互联网已经成为大势所趋，这也促成了近年来嵌入式网络技术的飞速发展。以太网技术正在迅猛发展，将其应用到工控领域，可以达到降低成本，简化结构等成效。随着技术的发展以及实际的需要，将两者结合无疑会为控制领域的飞速发展带来巨大的原动力。本文设计了一种以ARM7处理器为核心的高性能嵌入式CAN-Ethernet网关，可以用来实现监控设备和现场设备之间稳固、简洁的互连通信，完成对大规模现场设备的实时测控。 本文具体的研究内容如下： 1）以LPC2290为主控MCU的CAN-Ethernet互连系统的设计思想以及整体结构设计； 2）CAN-Ethernet互连系统转换电路及外围接口电路设计，MCS-51单片机与MCP2510实现CAN总线通信； 3）μC/OS-Ⅱ操作系统在LPC2290上的移植以及互连系统应用软件设计实现与探讨； 4）CAN-Ethernet互连系统核心交换模块的设计； 5）使用HTTP协议实现Web服务的功能，并通过Web页面实现对现场设备的远程测控。
上传时间： 2013-08-06
上传用户：夜月十二桥
本文针对目前国内基于PROFIBUS-DP的产品价格昂贵，安装和维护成本高等缺点，以山西某大型煤矿的空压机监控系统自动化改造工程为例，在重点研究了PROFIBUS-DP协议的基础上自行提出了一套PROFIBUS-DP现场总线控制系统，并详细设计了该系统中的PROFIBUS-DP主站部分。 本文首先提出了一套基于PROFIBUS-DP技术的现场总线控制系统并在其基础上完成了PROFIBUS-DP主站的总体设计。其次本文选用ARM+PROFIBUS主站协议芯片的开发方式，重点论述了主站的硬件设计。再次本文根据PROFIBUS-DP协议的结构设计PROFIBUS-DP主站软件模块，确定各模块间关系并详细设计了主站与主站用户之间的共享数据结构。接着本文讨论了PROFIBUS-DP主站软件在μC/OS-Ⅱ操作系统上可靠运行需注意的几个技术细节。最后本文给出了基于ARM的PROFIBUS-DP主站的调试方案。 研究结果表明基于ARM的PROFIBUS-DP主站能够在不降低系统稳定性的基础上有效降低成本。使基于PROFIBUS-DP的现场总线系统得到大面积推广成为可能。
标签： PROFIBUSDP ARM 主站
上传时间： 2013-06-27
上传用户：hank
在嵌入式系统的开发过程中，仿真器是一个必不可少的开发工具。特别是对于初级嵌入式系统开发工程师，借助一个功能强大的仿真器进行开发工作，可以达到事半功倍的效果。一个嵌入式仿真、调试系统支持单步执行、设置断点、观察变量内容及寄存器内容等功能。开发人员可以通过各类调试功能观察变量和寄存器的变化，从而可以很清楚的了解整个程序运行的状况，及时的调整和修改程序，并不需要反复的向芯片烧写程序，就可以完成对于程序的调试工作。 @@ 本文在分析了目前市场上常用仿真器的设计原理的基础上，提出了以三星公司的S3C44BO ARM7处理器为主CPU，通过以太网接口进行数据传输的ARMJTAT仿真器的设计方案。利用这种仿真器进行程序调试，不仅可以大幅度的提高下载速度，还可以实现仿真器资源的共享，而且调试时程序是在目标板上运行，仿真更接近于目标硬件。 @@ 文中首先对于传统仿真器的设计原理、作用、存在的问题进行了研究，然后提出了基于S3C44BO的以太网接口的ARM-JTAG仿真器的设计。该仿真器的设计主要分为以下几步：第一，提出总体设计方案，包括硬件的设计及软件的设计。第二，详细介绍该仿真器的硬件结构设计和程序开发过程，其中特别对以太网接口的设计进行了研究。第三，总结了该仿真器的功能、特点。 @@关键词：仿真器；S3C44BO；以太网接口；JTAG；LwIP
上传时间： 2013-06-16
上传用户：253189838
指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿真技术中，编译型仿真技术虽然可以获得高的仿真速度，但其对应用的假设过于严格，限制了其在商业领域中的应用；解释型仿真器虽被普遍使用，但其缺点也很明显，由于模拟过程中需要耗费大量时间用于指令译码，解释型模拟器速度往往很有限，使用性能较低。由此可见，如何减少仿真过程中的指令译码时间，是提高仿真器的性能的关键。 本文旨在提出一个指令集仿真器的原型，重点解决指令解码过程中的速度瓶颈，在其基础可以进行扩充和改进，以适应不同硬件平台的需要。文章首先从ARM指令集的指令功能和编码格式入手，通过分析和比较找出了一般常用指令的编码和实现规律，并在此基础上进行了高级语言的描述，其后提出了改进版解释型指令集仿真器的设计方案，包括为提高仿真器性能，减少译码时间，创新性的在流程设计中加入了预解码的步骤，同时用自己设计的压缩算法解决了因预解码产生大量译码信息而带来的内存过度消耗难题。接下来，描述了仿真器的实现，包括指令的取指、译码、执行等基本功能，并着重描述了如何通过划分存储域和存储块的方式模拟真实存储器的读写访问实现。 另外，需要特别指出的是，针对仿真器中普遍存在的调试难问题，本文从一线程序开发人员的角度，在调试模块的设计中除了断点设置、程序暂停、恢复等基本功能外，还添加了各类监视设备和程序跟踪的功能，以期能提高本仿真器的实用性。 在文章的结尾，提出了仿真器的验证方案，并按照该方案对仿真器进行了功能和性能上的验证，最后对进一步的工作进行了展望。
上传时间： 2013-08-02
上传用户：宋桃子
FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,广泛地应用在电子系统中.随着集成电路向着片上系统(SoC)的发展,需要设计出FPGA IP核用于SoC芯片的设计.该论文的工作围绕FPGA IP核的设计进行,在FPGA结构设计优化和FPGAIP接口方案设计两方面进行了研究.设计改进了适用于数据通路的FPGA新结构——FDP.设计改进了可编程逻辑单元(LC);对可编程连线作为"2层2类"的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布线算法的分析以及benchmark电路实验的方法,提出了用于分段式网格连线的开关盒和连接盒新结构,提高连线的面积利用效率.在FPGA IP核的接口方案上,基于边界扫描测试电路提出了FPGA IP核的测试方案;结合扩展边界扫描测试电路得到的编程功和自动下载电路,为FPGA IP核提供了具有两种不同编程方法的编程接口.采用SMIC 0.35um 3层金属CMOS工艺,实现了一个10万系统门规模的FDP结构,并和编程、测试接口一起进行版图设计,试制了FDP100k芯片.FDP100k中包括了32×32个LC,128个可编程IO单元.在FDP100k的芯片测试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测试以及IP核接口的测试,结果表明FPGA IP核的整体功能正确.
标签： FPGAIP
上传时间： 2013-04-24
上传用户：gokk
随着电子技术和信息技术的发展，可编程逻辑器件的应用领域越来越宽。可编程SoC设计已成为SoC设计的新方法。论文介绍了可编程逻辑器件的设计方法和开发技术，并用硬件描述语言和FPGA／CPLD设计技术，探索和研究了基于FPGA的RISCMCU的设计与实现过程。 论文参照Mircochip公司的PICl6C5X单片机的体系结构，设计了8位RISCMCU。该嵌入式MCU设计采用了自顶向下的设计方法和模块化设计思想。MCU总体结构设计划分控制模块、ALU模块、存储模块三大模块。然后，对各模块的具体技术实现细节分别进行了阐述。论文中设计的MCU能实现PICl6C5X单片机33条指令中除OPTION、CLRWDT、SLEEP和TRIS四条指令以外的其余29条指令的功能，但应用是基于FPGA的，能与其他外设IP方便的结合在一起使用，比ASIC的PICl6C57X的应用更具灵活性。 软件仿真和硬件验证表明：所设计的嵌入式MCU在各方面均达到了一定的性能指标，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。这些为自主设计R／SCMCU的IP核提供了值得借鉴的探索成果和设计思路，在通用控制领域也有一定的实用价值。 此外，论文中还介绍了三相SPWM控制模块的设计，该模块具有死区时间和载波比任意可调的特点，可以单独应用，也可以作为MCU的外设子模块应用。
上传时间： 2013-07-16
上传用户：熊少锋
