计PLD/FPGA时通常采用几种时钟类型
无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操\r\n作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为,并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型:...
无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操\r\n作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为,并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型:...
在脉冲中子氧活化测井仪中,伽马射线时间谱的采集是仪器至为关键的部分。伽马射线时间谱采集电路常用的设计采用单片机与CPLD组合的方案,CPLD实现伽马射线计数,单片机则负责数据的处理、传输等工作。基于单片PSoC芯片的新方案,设计了伽马射线时间谱采集电路,实现了同样的功能。功能考核和高温考核证明,该方...
本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302,并以此芯片为核心,组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机,改进了传统的设计方案。依照设计制作了测频系统,并对系统整体性能进行了测试,测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号,测频精度为10 MHz。 ...
当我们需要设计一个具有特定性能的DAC时,很可能没有任何一种架构是理想的。这种情况下,可以将两个或更多DAC组合成一个更高分辨率的DAC,以获得所需的性能。这些DAC可以是同一类型,也可以是不同类型,各DAC的分辨率无需相同...
本电路为宽带直接变频发射机模拟部分的完整实施方案(模拟基带输入、RF输出)。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO),本电路支持500 MHz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波,确保提供出色的正交精度。低噪声LDO确保电源管理方案对相位噪声和EVM没有不利...