通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠，应用于实际当中有较好的实用价值和较高的可行性。
上传时间： 2014-07-27
上传用户：llandlu
设A和B是长度相同的2个字符串。A和B的距离定义为相应位置字符距离之和。2个非空格字符的距离是它们的ASCII码之差的绝对值。空格与空格的距离为0；空格与其它字符的距离为一定值k。 字符串A的扩展是在A中插入若干空格字符所产生的字符串。在字符串A和B的所有长度相同的扩展中，有一对距离最小的扩展，该距离称为字符串A和B的扩展距离。 对于给定的字符串A和B，试设计一个算法，计算其扩展距离。
上传时间： 2014-12-22
上传用户：15736969615
基于B/S模式高校科研系统的设计与研究,基于B／S模式的高校科 研管理信息系统采用3层体系结构，利用ASP技术和SQL Server数据库系统加以设计与实现。
上传时间： 2013-12-26
上传用户：ma1301115706
企业物资管理系统 为了使物资管理部门的责、权、利得到落实, 以提高总体的经济效益,采用J2EE 技术体系, 设计与实现了B/S 模式下的企业物资管理系统, 依据开发实例,分析了企业物资管理系统的业务需求和设计目标, 详细讨论了系统的实现技术、实现方案及安全设计
上传时间： 2015-10-22
上传用户：liglechongchong
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠，应用于实际当中有较好的实用价值和较高的可行性
上传时间： 2015-10-24
上传用户：偷心的海盗
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。 内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为高电平时，DATA OUT处于高阻态且I/O时钟被禁止。
上传时间： 2014-01-17
上传用户：qiaoyue
LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
上传时间： 2014-01-23
上传用户：450976175
J2EE高校学籍管理信息系统的设计及实现 本文中的学籍信息管理系统将 Mvc 以ModelViewControl) 模式和J2EE相结合，使界面与业务逻辑彻底分离，在系统架构中各司其职、互不干涉，具有较强的伸缩性、 通用性和可操作性。 文中用统一建模语言UML对系统进行详细分析，并给出了系统的具体设计， 包括系统结构设计、数据库 设计、信息安全访问设计等。 此外，本文还着重描述了系统实现过程中的一些关键技术， 包括在系统数据访问，实 现的 相关技术( 如 数据库连接池技术) 以 及加密技术等。 系统采用基于J ZE E 多层结构，各项应用均在We b上展开，通过We b方式完成用 户与系统的交互。浏览器层为用户提供可视化图形界面 We b服务层响应客户请求，为 客户提供所请求的数据 应用服务层进行应用逻辑计算，完成浏览器请求的相应的商业 计算和业务数据操作 数据库层存储、管理数据信息。采用多层结构的方式使得系统具 有很强的伸缩性、通用性、兼容性和可操作性，每一层能够专注于特定的角色和功能。 系统的实现中采用J a va 的加密技术完成用户信息的加密、 认证功能 采用数据库连接池 技术提高系统的数据库访问效率等。
标签： J2EE ModelViewControl Mvc 管理信息系统
上传时间： 2016-06-01
上传用户：离殇
自己做的数字逻辑电路课程设计，课题：八位二进制并行加法器的实现，包含代码和流程图以及基本说明
标签： 数字逻辑电路
上传时间： 2013-12-18
上传用户：小儒尼尼奥
