随着信号处理技术的进步和电子技术的发展，雷达信号侦察接收机逐渐从模拟体制向数字体制转变。软件无线电概念的提出，促使雷达侦察接收机朝大带宽、全截获方向发展，现有的串行信号处理体制已经很难满足系统要求。FPGA器件的出现，为实现宽带雷达信号侦察数字接收机提供了硬件支持。 本文结合FPGA芯片特点，在前人研究基础上，从算法和硬件实现两方面，对雷达信号侦察数字接收机若干关键技术进行了研究和创新，主要研究内容包括以下几个方面。 1)给出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的两种FPGA设计联合仿真技术。这种联合仿真技术，大大提高了基于FPGA的雷达信号侦察数字接收机的设计效率。 2)给出了一种基于FFT/IFFT的宽带数字正交变换算法，并将该算法在FPGA中进行了硬件实现，设计可对600MHz带宽内的输入信号进行实时正交变换。 3)提出了一种全并行结构FFT的FPGA实现方案，并将其在FPGA芯片中进行了硬件实现，设计能够在一个时钟周期内完成32点并行FFT运算，满足了数字信道化接收机对数据处理速度的要求。 4)提出了一种自相关信号检测FPGA实现方案，通过改变FIFO长度改变自相关运算点数，实现了弱信号检测。提出通过二次门限处理来消除检测脉冲中的毛刺和凹陷，降低了虚警概率，提高了检测结果的可靠性。 5)在单通道自相关信号检测算法基础上，提出采用三路并行检测，每路采用不同的相关点数和检测门限，再综合考虑三路检测结果，得到最终检测结果。给出了算法FPGA实现过程，并对设计进行了联合时序仿真，提高了检测性能。 6)给出了一种利用FFT变换后的两根最大谱线进行插值的快速高精度频率估计方法，并将该算法在FPGA硬件中进行了实现。通过利用FFT运算后的实/虚部最大值进行插值，降低了硬件资源消耗、缩短了运算延迟。 7)结合4)、5)、6)中的研究成果，完成了对雷达脉冲信号到达时间、终止时间、脉冲宽度和脉冲频率的估计，最终在一块FPGA芯片内实现了一个精简的雷达信号侦察数字接收机，并在微波暗室中进行了测试。
上传时间： 2013-06-13
上传用户：Divine
书中以国家“3C”认证为出发点，引出产品对电磁兼容的基本要求，给出相关产品所必须进行的电磁兼容测试项目及所采用测试标准。本书无意成为现有标准的翻版，而希望成为读者在学习、理解和掌握标准时的一种补充。为此，书中重点说明每种试验的目的、作者对标准的理解、试验中对试验仪器的要求、必须有的试验配置、正确的试验方法和对标准的点评等。考虑到国内众多企业在开展电磁兼容试验的同时，也在考虑试验场地的建设，为此本书也选编了部分这方面的内容，说明了各种场地的特点、主要技术指标及选用中的注意事项。
上传时间： 2013-07-09
上传用户：gmh1314
\培训资料\射频硬件知识\硬件测试技术似懂非懂
标签： 硬件测试
上传时间： 2013-08-05
上传用户：Wwill
本文从工程设计和应用出发,根据某机载设备直接序列扩频(DS-SS)接收机声表面波可编程抽头延迟线(SAW.P.TDL)中频相关解扩电路的指标要求,提出了基于FPGA器件的中频数字相关解扩器的替代设计方案,通过理论分析、软件仿真、数学计算、电路设计等方法和手段,研制出了满足使用环境要求的工程化的中频数字相关器,经过主要性能参数的测试和环境温度验证试验,并在整机上进行了试验和试用,结果表明电路性能指标达到了设计要求。对工程应用中的部分问题进行了初步研究和分析,其中较详细地分析了SAW卷积器、SAW.P.TDL以及中频数字相关器在BPSK直扩信号相关解扩时的频率响应特性。 论文的主要工作在于： (1)根据某机载设备扩频接收机基于SAW.P.TDL的中频解扩电路要求,进行理论分析、电路设计、软件编程,研制基于FPGA器件的中频数字相关器,要求可在扩频接收机中原位替代原SAW相关解扩电路； (2)对中频数字相关器的主要性能参数进行测试,进行了必要的高低温等环境试验,确定电路是否达到设计指标和是否满足高低温等环境条件要求； (3)将基于FPGA的中频数字相关器装入扩频接收机,与原SAW.P.TDL中频解扩电路置换,确定与接收机的电磁兼容性、与中放电路的匹配和适应性,测试整个扩频接收机的灵敏度、动态范围、解码概率等指标是否满足接收机模块技术规范要求； (4)将改进后的扩频接收机装入某机载设备,测试与接收机相关的性能参数,整机进行高低温等主要环境试验,确定电路变化后的整机设备各项指标是否满足其技术规范要求； (5)通过对基于FPGA的中频数字相关器与SAW.P.TDL的主要性能参数进行对比测试和分析,特别是电路对频率偏移响应特性的对比分析,从而得出初步的结论。
上传时间： 2013-06-22
上传用户：徐孺
安规测试操作指南 中文PDF扫描版本，主要介绍安规的基础知识及安规测试。
上传时间： 2013-06-24
上传用户：13681659100
在超深亚微米技术工艺下，布局成为超大规模集成电路物理设计中至关重要的一步。由于现场可编程门阵列(Field Programable Gate Array，FPGA)布线资源的预先确定性，使得FPGA的布局更为重要。本文以建立高性能、低拥挤的布局为目标，从FPGA芯片结构和布局算法两方面进行了深入研究。论文提出了一种通用的层次式FPGA(HFPGA)结构模型及布局模型，并且给出了该模型的数学计算公式；提出将元件之间的层次距离转化为线长的方法，实现了基于线网模型的高精度布局算法：提出利用矩形的对角线元件之间层次来代替线长，从而达到优化线长的同时提高布通率的快速布局算法。实验结果表明，两种算法均在北卡罗来纳微电子中心(MCNC)学术芯片测试案例上取得了较理想的布局实验效果，为下一步的布线工作建立了良好的基础接口，并且完成了初始布线的工作。本FPGA结构模型的提出和布局算法的实现也都为工业界提供了借鉴价值。
上传时间： 2013-04-24
上传用户：nbdedu
随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法。 完整的边界扫描测试系统主要由测试控制部分和目标器件构成，其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心，它主要实现JTAG协议的自动转换，产生符合IEEE标准的边界扫描测试总线信号，而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此，设计一个能够快速、准确的完成JTAG协议转换，并且具有通用性的边界扫描控制器是本文的主要研究工作。 本文首先从边界扫描技术的基本原理入手，分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准，提出了边界扫描控制器的总体设计方案。其次，采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后，利用自顶向下的验证方法，在对控制器内功能模块进行基于Testbench验证的基础上，利用嵌入式系统的设计思想，将所设计的边界扫描控制器集成到SOPC中，构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真，实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后，在基于SignalTapⅡ硬件调试的基础上，软硬件结合对整个系统可行性进行了测试。从测试结果看，达到了预期的设计目标，该边界扫描控制器的设计方案是正确可行的。 本文设计的边界扫描控制器具有自主知识产权，可以与其他处理器结合构成完整的边界扫描测试系统，并且为SOPC系统提供了一个很有实用价值的组件，具有很明显的现实意义。
上传时间： 2013-07-20
上传用户：hewenzhi
RealView+MDK+Jlink+Mini2440测试程序移植(成功)2
上传时间： 2013-07-07
上传用户：telukeji
在绘制USB电源线、信号地和保护地时，应注意以下几点： ①USB插座的1、2、3、4脚应在信号地的包围范围内，而不是在保护地的包围范围 内。 ②USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。 ③电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。 ④电源层要比信号地层内缩20D，D为电源层与信号地层之间的距离。 ⑤如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证 35 mil以上的间距，以免覆铜后降低差分线的阻抗。
上传时间： 2013-04-24
上传用户：LCMayDay
PCB板蛇形走线的作用 PCB板蛇形走线的作用
上传时间： 2013-06-14
上传用户：cee16
