虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

线性<b>系统分析</b>

  • 用VC++编译的13818-5 MPEG2系统层分析代码

    ·详细说明:用VC++编译的13818-5 MPEG2系统层分析代码.文件列表:   13818_5 code for Vc++ compile   .............................\Consumer.cpp   .............................\Consumer.H   ..................

    标签: 13818 MPEG nbsp VC

    上传时间: 2013-06-07

    上传用户:ANRAN

  • ADS-B接收机DIY全套资料

    制作基于PIC Mcu 的ADS-B接收机的全套资料,包括SCH、PCB、源码和PC端软件。

    标签: ADS-B DIY 接收机

    上传时间: 2013-04-24

    上传用户:cx111111

  • matlab教程

    M AT L A B是一个可视化的计算程序,被广泛地使用于从个人计算机到超级计算机范围内 的各种计算机上。 M AT L A B包括命令控制、可编程,有上百个预先定义好的命令和函数。这些函数能通过 用户自定义函数进一步扩展。 M AT L A B有许多强有力的命令。例如, M AT L A B能够用一个单一的命令求解线性系统, 能完成大量的高级矩阵处理。 M AT L A B有强有力的二维、三维图形工具。 M AT L A B能与其他程序一起使用。例如, M AT L A B的图形功能,可以在一个 F O RT R A N 程序中完成可视化计

    标签: matlab 教程

    上传时间: 2013-04-24

    上传用户:xinshou123456

  • 高速FPGA系统的信号完整性测试和分析,能帮助学习FPGA

    高速FPGA系统的信号完整性测试和分析,能帮助学习FPGA

    标签: FPGA 信号完整性 测试

    上传时间: 2013-08-05

    上传用户:妄想演绎师

  • 采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统

    采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶劲的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。

    标签: CORDIC FFT 算法 旋转

    上传时间: 2013-09-01

    上传用户:731140412

  • Proteus(海神)的ISIS是一款Labcenter出品的电路分析实物仿真系统

    Proteus(海神)的ISIS是一款Labcenter出品的电路分析实物仿真系统,可仿真各种电路和IC,并支持单片机,元件库齐全,使用方便,是不可多得的专业的单片机软件仿真系统。\r\n

    标签: Labcenter Proteus ISIS

    上传时间: 2013-09-22

    上传用户:wang0123456789

  • 系统的介绍Proteus ISIS(英国Labcenter公司开发的电路分析与实物仿真软件。)

    系统的介绍Proteus ISIS(英国Labcenter公司开发的电路分析与实物仿真软件。)

    标签: Labcenter Proteus ISIS

    上传时间: 2013-09-27

    上传用户:wyc199288

  • 2012TI杯陕西赛题B题--频率补偿电路

    2012TI杯陕西赛题H题,2012TI杯陕西赛题B题--频率补偿电路.

    标签: 2012 TI 频率补偿电路

    上传时间: 2013-10-07

    上传用户:ysystc670

  • 凌力尔特数字系统的线性电路

    凌力尔特数字系统的线性电路—凌力尔特一直致力服务全球模拟产品用户,满足日益增长的严格模拟产品设计的需求。公司具有超强的创新能力,每年推出的新产品超过200款,该公司产品的应用领域包括电信、蜂窝电话、网络产品、笔记本电脑和台式电脑等等。

    标签: 凌力尔特 数字系统 线性电路

    上传时间: 2014-12-23

    上传用户:haohaoxuexi

  • 使用时钟PLL的源同步系统时序分析

    使用时钟PLL的源同步系统时序分析一)回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义:Etch Delay:与常说的飞行时间(Flight Time)意义相同,其值并不是从仿真直接得到,而是通过仿真结果的后处理得来。请看下面图示:图一为实际电路,激励源从输出端,经过互连到达接收端,传输延时如图示Rmin,Rmax,Fmin,Fmax。图二为对应输出端的测试负载电路,测试负载延时如图示Rising,Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。

    标签: PLL 时钟 同步系统 时序分析

    上传时间: 2013-11-05

    上传用户:VRMMO