本书是《最新电子电路大全》丛书的第4卷。内容包括功率输出与电源．供给的基本知识、功率输出电路、整流与稳压电路、开关型稳压电源、电压基准与恒流源电路、电池充电电路、直流一直流电压变换电路、直流一交流逆变电源电路、交流稳压电路等。除第一章作为全书的基础知识外，其余各章都自成体系，以方便读者作为工具书随机查阅。利用这本工具书，读者只需按图索骥便可完成设计、开发过程中许多耗工费时的工作。 本书可作为从事电子产品研发、生产、维修人员的工具书，也可作为高等院校相关专业的师生进行课程设计和电子制作的参考书。
上传时间： 2013-04-24
上传用户：ghostparker
系统采用ATME189S52 为微控制器(MCE)核心，实现了可控的恒定直流电流源设计。核心恒流模块采用自反馈电路连接大功率场效应管IRFZ44NL，使得电流输出范围达到20~2000
上传时间： 2013-07-05
上传用户：cy_ewhat
基于 LED 恒流驱动电路 SD42522，设计符合 MR16 灯头标准的 MR16 LED 射灯演示板，满足输入电压 12V(AC)条件下，输出 350mA，最大可以驱动 3 颗串联 LED 或输出
上传时间： 2013-06-16
上传用户：lijinchuan
本电路的参数是为22个LED串联，15串并联，驱动330个60毫瓦的白光LED设计的，每串的电流是17.8毫安。改变LED数量需要修正R6～R9的参数。
上传时间： 2013-07-15
上传用户：moqi
本文介绍了微小电阻的测量技术，拟采用数字锁相环技术提取被噪声淹没的有用信号，通过多点测量及数据处理达到测试要求。该测量装置以计算机为核心，配以高精度A／D 转换器、低噪声放大器和精密恒流源，对
上传时间： 2013-06-22
上传用户：kikye
采用单片机SPCE061A 为控制核心, 实现0 到2A 数控可调直流恒流源. 电流测量采用康锰铜电阻丝作为精 密取样电阻, 利用A/ D 输入口进行电流检测和监控. 输出电流控制采用单片机的D/ A 口输出模拟量; 恒流部分的 控制端采用闭环反馈控制形式, 受控部分采用达林顿管进行扩流、采用LCD 点阵图液晶显示屏实时显示. 该电流源 可用于污水泵站的仪表中采用单片机SPCE061A 为控制核心, 实现0 到2A 数控可调直流恒流源. 电流测量采用康锰铜电阻丝作为精 密取样电阻, 利用A/ D 输入口进行电流检测和监控. 输出电流控制采用单片机的D/ A 口输出模拟量; 恒流部分的 控制端采用闭环反馈控制形式, 受控部分采用达林顿管进行扩流、采用LCD 点阵图液晶显示屏实时显示. 该电流源 可用于污水泵站的仪表中
上传时间： 2013-07-22
上传用户：ccclll
LED照明驱动设计了恒流输出、空载保护、隔离输出及EMC等功能。系应用于LED照明驱动的开关电源电路。采用PWM自动调节实现恒流输出，稳压管过压锁定实现空载保护，电磁隔离和光隔离实现隔离输出。经过多次的运行与检测，实践证明该电路恒流输出稳定，发热量低。本设计体积小,微调反馈电路可设置作为为LED驱动常用的350mA或700mA恒流输出。可广泛适用于生活照明，商用照明。
上传时间： 2013-04-24
上传用户：啊飒飒大师的
LED模组驱动 芯片工作电压：2.5V-60V 芯片输出耐压：24V 输出恒流值：20mA,30mA
上传时间： 2013-08-03
上传用户：F0717007
三角波与方波发生的经典电路。采用两个恒流源对电容进行充放电。本电路中用到了NE555
上传时间： 2013-07-22
上传用户：BOBOniu
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
