随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。 本文以FPGA为平台，使用VHDL硬件描述语言设计并实现了中值滤波、顺序滤波、数学形态学、卷积运算和高斯滤波等图像处理算法。在设计过程中，通过改进算法和优化结构，在合理地利用硬件资源的条件下，有效地挖掘出算法内在的并行性，采用流水线结构优化算法，提高了顶层滤波模块的处理速度。在中值滤波器的硬件设计中，本文提出了一种快速中值滤波算法，该算法大大节省了硬件资源，处理速度也很快。在数学形态学算法的硬件实现中，本文提出的最大值滤波和最小值滤波算法大大减少了硬件资源的占用率，适应了流水线设计的要求，提高了图像处理速度。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。综合和仿真的结果表明，使用FPGA硬件处理图像数据不仅能够获得很好的处理效果，达到较高的工作频率，处理速度也远远高于软件法处理图像，可满足实时图像处理的要求。 本课题为图像处理专用FPGA芯片的设计做了有益的探索性尝试，对今后完成以FPGA图像处理芯片为核心的实时图像处理系统的设计有着积极的意义。
上传时间： 2013-06-08
上传用户：shuiyuehen1987
卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在ModelSim和Quartus Ⅱ软件环境下进行编译和仿真。在论文中介绍了Viterbi译码器的各模块的各种算法，并着重介绍了本设计所采用的具体方法，通过仿真和测试，验证了设计的正确性。最后，介绍了Viterbi译码器在未来通信中的发展和应用。
上传时间： 2013-07-02
上传用户：坏天使kk
软件无线电是近几年来提出的一种实现通信的新概念和体制。它的核心是：将宽带A/D和D/A变换器尽可能地靠近天线，各种功能尽可能地采用软件进行定义。因此它具有很强的灵活性、开放性和兼容性，是目前研究的热点。 本文将对软件无线电的编译码部分加以叙述，提出了在VHF/UHF软件无线电接收/发送样机中的编译码方案及其具体的实现方法。该部分包括发射端的汉明(8，4，4)编码、RS(100，81)编码、卷积(2，1，6)编码，以及在接收端相对应的汉明译码、RS译码、Viterbi译码等。 本文首先介绍软件无线电的发展概况和VHF/UHF软件无线电接收/发送样机的总体方案，然后按照编译码部分的功能模块逐章说明其实现的方法，最后对该部分的设计和实现加以总结。
上传时间： 2013-04-24
上传用户：fling_up
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法，对这些算法的硬件结构设计进行优化并利用FPGA实现，而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。 测试结果表明，系统的误码率达到了工程标准的要求，从而验证了译码器设计的可靠性，同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。
上传时间： 2013-07-30
上传用户：13913148949
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-07
上传用户：时代电子小智
本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性，通过构造一个具有开放性、标准化、模块化的通用硬件平台，用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程，通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次，文中介绍了GSM信道编码规则，其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现，并完成了三者编码译码的软件设计，采用FPGA技术实现并验证了设计的正确性。 最后，对GMSK调制和解调的原理及特点进行论述，并提出了软件实现的可行性方案，为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础，因此，文中进行了详细的分析与设计，并给出了部分电路设计图，对相关课题的研究具有一定的指导意义和参考价值。
上传时间： 2013-04-24
上传用户：Yukiseop
低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成，解码端由Viterbi译码器和解交织器组成，同时为了与PC机进行通信，还在FPGA上做了一个RS232串行接口模块，以上所有的模块均采用硬件描述语言VerilogHDL编写。另外，峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题，必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法：即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点，但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下：第一章介绍了课题的背景，可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案，包括信道编码的基本原理，组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现，包括可编程逻辑器件FPGA/CPLD的结构特点，开发流程，以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后，在第六章总结全文，并对课题中需要进一步完善的方面进行了探讨。
上传时间： 2013-04-24
上传用户：520
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
数字电视技术和超大规模深亚微米的系统级芯片设计技术是当前信息产业中最受关注的两个方向。它们的交叉就是数字电视应用中的一系列系统级芯片和超深亚微米专用集成电路。其中信道处理系统及其相关芯片更是集中了数字信号处理前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键之一。数字高清晰度电视(Digital HDTV)做为第三代电视标准，已成为当今世界高技术竞争的焦点，本文正是从这个交叉点上出发对DVB-H(Digital Video Broadcasting-Handheld)标准中所涉及的信道编码和调制部分进行了研究，重点分析了信道内编码部分的硬件优化实现。本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。同时对清华大学数字电视地面传输标准DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的关键技术做了研究，与DVB标准中的相关技术做了对比。 本文首先对DVB．H以及COFDM的相关理论进行介绍和研究。然后针对DVB-H信道编码调制器中的部分核心算法的FPGA设计和实现进行了详细的研究工作，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的部分设计等。相应地对DVB-H信道解码解调器中的部分算法的FPGA设计的研究工作做了描述，包括符号解交织和比特解交织。同时对清华大学数字电视地面传输标准DMB-T外接收机中频域和时域解交织模块的FPGA设计实现做了描述。 笔者在项目中完成的主要工作有： (1)与项目组成员合作制定系统框架，划分模块。 (2)对所负责的模块，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的算法进行研究并加以优化，建立软件仿真模型，进行FPGA设计，仿真和实现。
上传时间： 2013-06-10
上传用户：rockjablew
