DDR2布线约束参考,详细介绍了DDR设计,文档共计21页。...
Altera官方Timequest时序约束教程,很全,很详细。。。...
FPGA设计尤其高速设计中需要注意的时序约束问题...
xilinx培训资料约束设计,想知道为什么要约束时钟,就下来看看吧。...
ISE管脚约束设置参数详解。...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源