虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

红外<b>探头</b>

  • 基于ARM的RFID读卡器设计

    射频识别技术(RFID)是一种通过电磁耦合方式工作的无线识别系统,具有保密性强、无接触式信息传递等特点,目前广泛应用于物流、公共交通、门禁控制等与人们生活密切相关的方方面面。 本论文的目的是开发出一款读卡终端设备,支持IS014443标准中规定的TypeA、Type B两种类型的卡,具有高级扩展功能,也可以在硬件基础上进行增减,以适应不同场合的需要。 读卡器设计中采用嵌入式芯片为处理核心,读卡功能采用射频读卡芯片实现。读卡器终端具有网络接口、USB接口和触摸屏接口。软件上采用移植嵌入式系统并添加任务的模式实现读卡器的各功能。通过对软硬件的调试实现了RYID读卡器原理样机的硬件与软件平台构律。

    标签: RFID ARM 读卡器

    上传时间: 2013-06-12

    上传用户:450976175

  • 基于FPGA的多路E1反向复用传输芯片的设计与实现

    随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.

    标签: FPGA 多路 传输 片的设计

    上传时间: 2013-07-16

    上传用户:asdkin

  • 基于FPGA的红外目标检测技术研究

    摘要:"红外弱小目标检测"是红外搜索跟踪系统、红外雷达预警系统、红外成像跟踪系统的核心技术,因此红外小目标的检测是当前一项重要的研究课题.目前的发展方向是研究运算量小、性能高、利于硬件实时实现的检测和跟踪算法.该文在前人研究的基础上,着重研究了Marr视觉计算理论在红外小目标检测技术中的应用.从Marr算法的理论基础——高斯平滑滤波器与拉普拉斯算子的相关知识以及Marr的计算视觉理论基础开始,进行了 2G(Laplacian of Gaussian,高斯—拉普拉斯)滤波器、LoG(Laplacian ofGaussian,高斯—拉普拉斯)模板以及 2G滤波器在人类视觉、边缘检测、边缘处理的物理意义以及神经生理学意义方面的分析讨论,提出了易于FPGA(Field Programmable Gate Array,现场可编程门阵列)实现的基于Marr计算视觉的红外图像小目标检测方法.该方法可根据目标大小自动设计检测模板,在滤除不相关的噪声的同时又保留闭合的目标边缘,从而检测出目标.将该方法用FPGA实现,满足了检测过程中的实时性.考虑到工程中的应用,该文对该方法在FPGA中的具体实现给出了设计总体思路和详细流程.由于FPGA具有对图像数据的实时处理能力,而且该算法在FPGA中的具体实现中对资源的合理使用进行了综合考虑,因此该算法能够实时、有效地实现目标检测.并在此基础上对小目标的检测研究前景进行展望.

    标签: FPGA 红外目标检测 技术研究

    上传时间: 2013-07-04

    上传用户:萌萌哒小森森

  • 基于FPGA的计算机可编程外围接口芯片的设计与实现

    随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.

    标签: FPGA 计算机 可编程 外围接口

    上传时间: 2013-06-08

    上传用户:asddsd

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost

  • cadence 15.7安装步骤及方法

    cadence 15.7安装步骤及方法安装步骤: 1、  证书生成 a、双击Crack->keygen.exe, b、HO

    标签: cadence 15.7

    上传时间: 2013-07-26

    上传用户:xoxoliguozhi

  • 一种红外遥控信号的发送与接收

    介绍了一种对红外信号发射器中的,键发射芯片进行键功能扩充的实现方法,分析了红外遥控发射器集成电路BA5104的功能特点,给出了一种红外接收软件解码的实现方法和具体程序.

    标签: 红外遥控 信号 发送 接收

    上传时间: 2013-08-03

    上传用户:隐界最新

  • 基于ARM核的热释电红外测温仪的研制

    热释电红外测温仪是一种利用物体热释电效应而制成的新型红外测温仪器,它以黑体辐射定律作为理论基础,是光学理论和微电子学综合发展的产物。与传统的测温方式相比,具有响应时间短、非接触、不干扰被测温场、使用寿命长、操作方便等一系列优点。 本文详细介绍了热释电红外测温仪测温的基本原理和实现方法,以热释电红外测温仪现阶段的技术作为参考,提出并研制了一种基于ARM内核的高性能的嵌入式微处理器的热释电红外测温系统。详细介绍了该系统的构成和实现方式,给出了硬件原理图和软件的设计流程图。文中还对影响热释电红外测温仪测温精度的因素和软硬件的相关设计做了详细的分析,并采取了相应措施,本文主要做了以下工作: 阐述了红外测温仪的发展现状和分类,并指出了本文的研究意义:阐述了热释电红外测温仪的原理,并对目前红外测温仪的几种方案的优缺点进行了详细的介绍:对ARM核微处理器作了详细的介绍,并对本文用到的ARM核芯片LPC2132的功能特点和结构做了详细的介绍;详细分析了系统的功能要求,提出了总体设计方案,并在此基础上进行了系统的硬件设计,对每个部分所完成的功能和设计思路作了说明;介绍了系统的软件设计,以流程图的方式介绍了各个功能的具体实现;对影响红外测温仪的测温误差的因素进行了分析,对系统中出现的软硬件干扰问题做了相应的抗干扰措施;为本文研究的主要结论,对系统的进一步的研究工作进行了展望。

    标签: ARM 热释电红外 测温 仪的研制

    上传时间: 2013-07-06

    上传用户:kkchan200

  • 基于DSP和FPGA的运动控制技术的研究

    该课题通过对开放式数控技术的全面调研和对运动控制技术的深入研究,并针对国内运动控制技术的研究起步较晚的现状,结合激光雕刻领域的具体需要,紧跟当前运动控制技术研究的发展趋势,吸收了世界开放式数控技术和相关运动控制技术的最新成果,采纳了基于DSP和FPGA的方案,研制了一款比较新颖的、功能强大的、具有很大柔性的四轴多功能运动控制卡.该论文主要内容如下:首先,通过对制造业、开放式数控系统、运动控制卡等行业现状的全面调研,基于对运动系统控制技术的深入学习,在比较了几种常用的运动控制方案的基础上,确定了基于DSP和FPGA的运动控制设计方案,并规划了板卡的总体结构.其次,针对运动控制中的一些具体问题,如高速、高精度、运动平稳性、实时控制以及多轴联动等,在FPGA上设计了功能相互独立的四轴运动控制电路,仔细规划并定义了各个寄存器的具体功能,设计了功能完善的加/减速控制电路、变频分配电路、倍频分频电路和三个功能各异的计数器电路等,完全实现了S-曲线升降速运动、自动降速点运动、A/B相编码器倍频计数电路等特殊功能.再次,介绍了DSP在运动控制中的作用,合理规划了DSP指令的形成过程,并对DSP软件的具体实现进行了框架性的设计.然后,根据光电隔离原理设计了数字输入/输出电路;结合DAC原理设计了四路模拟输出电路;实现了PCI接口电路的设计;并针对常见的干扰现象,提出了有效的抗干扰措施.最后,利用运动控制卡强大的运动控制功能,并针对激光雕刻行业进行大幅图形扫描时需要实时处理大量的图形数据的特别需要,在板卡第四轴完全实现了激光控制功能,并基于FPGA内部的16KBit块RAM,开辟了大量数据区以便进行大幅图形的实时处理.

    标签: FPGA DSP 运动控制

    上传时间: 2013-06-09

    上传用户:youlongjian0

  • 基于FPGA的红外图像预处理系统

    随着红外探测技术和超大规模专用集成电路的发展,实时红外成像系统得到了越来越广泛的应用。如何针对红外图像的特性对红外图像进行实时处理,得到能真实反映探测场景、适合观察分析的红外图像是目前红外成像技术的研究热点。针对红外图像在被采集后立即进行预处理,简化后级数字信号处理单元的繁重任务,在红外成像技术中具有重要意义。本论文主要工作如下: (1)对红外成像的原理、红外图像的形成过程、红外图像的特征以及红外图像与可见光图像的区别进行了阐述。 (2)简要介绍了频域中图像的增强算法,以及图像的灰度变换原理。 (3)通过对时域中各种算法的分析对比,以及时域处理与频域处理的对比,选择数种适合红外图像预处理的算法进行硬件实现,然后再根据硬件实现的难易程度和算法对硬件资源的占用率,以及最终对图像的处理效果,选择一种最佳的平滑和锐化方法。 (4)针对FPGA的特点,采用了模块化结构设计,方便构成并行运算,充分体现了实时处理的要求。 (5)分析了红外图像灰度变换的硬件构成,实现了对红外图像的直方图统计。 (6)阐述了I2C总线标准,使用I2C总线对SAA7115视频图像处理芯片的控制,对模拟的红外图像采集、量化成数字图像信号;由于采用SDRAM进行数据的存储,所以针对数据的存储及读取方式设计了SDRAM存储器的控制器,将量化后的数据存储到SDRAM存储器。 (7)详细阐述了图像频域处理的硬件实现方法,并特别说明了DFT的FPGA硬件构成方法及这种方法与DSP处理器构成方法的区别。然后针对整个系统的时序构成及时序要求,采用了PLL核构成了系统的时序部分,并对系统进行了优化,以提高运行速度及减少资源占用率。

    标签: FPGA 红外图像 预处理

    上传时间: 2013-07-12

    上传用户:顶得柱