电能计量的精度无论对于供电方还是对于用电方，都非常重要。传统电能表的精度低，功能单一，不能满足精度要求和非正弦电路的无功功率测量。随着电力电子装置等非线性负载的功率容量和功率密度的不断增大，他们所产生的谐波已使电网遭受日益严重的污染。在这种情况下，有必要研发新技术新设备。同时，数字信号处理技术(DSP)正在迅速发展，21世纪将是数字信号处理理论与算法的大发展时期。 本项目采用ADI于2004年生产的BLACKFIN531 16位定点DSP芯片。针对目前市场上现行的电能表所存在的缺陷和局限性，研究并设计了一种基于DSP BF531芯片的高精度多功能电能表。采用了诸多最新的理论成果，电能计量精度达到0.2S级，谐波测量精度达到0.5%。在一定的定义下，无功测量方法不但适用于正弦电路，也适用于非正弦电路下的无功功率测量。全书共分七章： 第一章、简述了电能计量装置的发展和现状，论证了本课题开发和研究的必要性和可行性，介绍了高精度多功能电能表的系统方案； 第二章、 讨论了电测系统的测量原理，设计了电能表中的计量和分析算法； 第三章、 介绍了系统的硬件平台和开发环境； 第四章、 详细给出了系统的硬件设计； 第五章、 分析系统误差及其校正； 第六章、 介绍系统的软件设计； 第七章、 对整个系统进行实验测试，给出测试结果，最后讨论、总结。
上传时间： 2013-06-21
上传用户：wsf950131
近几年来，随着国内经济的迅速发展，社会用电需求不断扩大。但由于电网建设长期滞后于市场和经济的发展，电力短缺的问题日益严重。因此，在电力紧缺已成事实的情况下，电力公司开始重视起负荷管理系统。思想观念也从“拉闸限电”转变为“有序用电、错峰用电”，从“负荷控制”转变为“远方抄表、异常监测和用电服务”。 电力负荷管理系统是以计算机应用技术、现代通信技术、电力自动控制技术为基础的信息采集、处理和实时监控系统。由系统主站、客户端负荷管理终端和主站与终端间的通信信道组成。通过有效的负荷管理，可以有效控制高峰负荷、移峰填谷、缓解日益扩大的“峰谷差”所带来的低用电效率，也对提高电力负荷的经济运行、减少电力供应侧的运行成本、解决大面积的电荒问题都具有现实和长远的好处。 论文简要介绍了电力负荷管理系统的发展历史以及电力负荷管理终端的目前发展技术，详细介绍了针对国内电力市场的需求，提出的电力负荷管理终端的总体设计方案和详细的电路设计。 论文最后结合目前国内电力负荷管理终端的入网测试检验，对各种试验的难点进行分析及采取解决措施进行介绍，并对部分用户提出的特殊指标提出了解决方案。
上传时间： 2013-05-18
上传用户：shus521
视频目标识别与跟踪技术是当今世界重要的研究课题,它涉及图像处理、自动控制、计算机应用等学科,该文主要论述该项目的具体实现及相关理论分析,重点在于该系统的硬件模块实现及分析.该系统的硬件模块是典型的高速数字电路,这也是当今世界电路设计的一大热点.同时,该系统的硬件模块不同于传统的模拟、数字电路.严格的说它是基于可编程芯片的系统(System On Programmable Chip).它与传统电路的最大不同在于,硬件模块本身不具备任何功能,但该硬件模块可以与相应的软件结合(此处,我们将FPGA中的可编程指令也广义的归入软件范畴),实现相应的功能.换言之,该硬件模块通过换用其他软件,可以实现其他功能.所以从这个意义上讲,我们也可以将其称为基于可编程芯片的通用平台系统(General System On Programmable Chip).此外,该文还对该系统进行了尝试性的层状结构描述,这种描述同样适用于其它IT目的或电子系统.
上传时间： 2013-04-24
上传用户：yumiaoxia
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
具有OBFL功能的电路板经配置后，可以把故障相关数据存储在非易失性存储器中，并可在日后加以检索和显示以用于故障分析。这些故障记录有助于电路板故障的事后检查。要实现OBFL系统功能，需要同时使用软硬件。在硬件方面，需要：a)确定给出电路板件故障信息的板载OBFL资源(如温度感应器、存储器、中断资源、电路板ID，等等)；b)在电路板或者系统出现故障时用以保存故障信息的板载非易失性存储。OBFL软件的作用是在正常的电路板运行以及电路板故障期间配置电路板变量并将其作为OBFL记录存储在非易失性存储中。OBFL软件还应具备一定的智能，能够分析多项出错事件、记录和历史故障记录，以逐步缩小范围的方式确认故障原因。这种分析可以大大减轻故障排查工作，否则将有大量的OBFL记录需要故障分析工程师手动核查。
上传时间： 2013-11-03
上传用户：1595690
CC1101 是集FSK/ASK/OOK/MSK调制方式于一体的高功率、性能 收发模块。它提供扩展硬件支持实现信息包处理、数据 缓冲、群发射、空闲信道评估、链接质量指示和无线唤 醒，可以采用曼彻斯特编码进行调制解调它的数据流。 性能优越并且易于应用到你的产品设计中，它可以应用在 RT-001-CC1101 315/433/868/915MHz ISM/SRD频段的系统中，它可以应用在比如消费类电子产品、自动抄表系统、 双向防盗器等等。 该型号最大的有点在于模块内部采用大功率PA及LNA架构，且采用电子开关及控制线路根据客户 的需求达到远距离传输数据。发射功率可通过外部电源来设置，最大发射功率可以达到1W。超远距 离方案应用的最佳选择。 1.1 基本特性 ●省电模式下，低电流损耗 ●方便投入应用 ●高效的串行编程接口 ●工作温度范围：﹣40℃～＋85℃ ●工作电压：1.8~ 3.6 Volts. ●有效频率：300-348Mhz, 400-464Mhz,800-928Mhz ●灵敏度高、输出功率高且可编程
上传时间： 2013-11-11
上传用户：1234xhb
描述了一种简易的交流数字电压表的系统设计。系统以MSP430F448为核心，该单片机内部集成了12位的A/D转换器，转换器带有内部参考源、采样保持、自动扫描特性，极大地简化了硬件设计。
上传时间： 2014-12-22
上传用户：cuibaigao
TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 （1）12位分辩率A/D转换器； （2）在工作温度范围内10μs转换时间； （3）11个模拟输入通道； （4）3路内置自测试方式； （5）采样率为66kbps； （6）线性误差±1LSBmax； （7）有转换结束输出EOC； （8）具有单、双极性输出； （9）可编程的MSB或LSB前导； （10）可编程输出数据长度。 TLC2543的引脚排列及说明 TLC2543有两种封装形式：DB、DW或N封装以及FN封装，这两种封装的引脚排列如图1，引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上传时间： 2013-11-19
上传用户：shen1230
前公司产品涉及到消费电子类、工业用电器、光电、太阳能、航天、运输、交通能源、军工等广泛领域。 法拉电容、超级电容器 特点：小体积、大容量、优良的电压保持特性。快速充电应用,几秒钟充电,几分钟放电、小电流,长时间持续放电在需要更高效更可靠电源的新技术领域中逐渐崭露头角 作为CMOS、RAM、VCR、收音机、电视、电话、智能仪器仪表、电子钟表、LED手电筒、LED灯饰照明、智能家电、时钟芯片、静态随机存贮器、数据传输系统、数码相机、掌上电脑、电子门锁、智能电表、远程抄表系统、程控交换机、税控机、无绳电话、玩具电动机、语音IC、LED发光器等理想的后备电源。
上传时间： 2013-11-17
上传用户：璇珠官人
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
