累加和
累加和技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
资源总数
500
累加和 全部资料 500 份
介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
2013-12-17
116
BESIII晶体量能器累积剂量在线检测系统研究
为了深入探索新的物理现象,北京正负电子对撞机重大改造工程 BEPCII 一方面对北京谱仪进行改造(BESIII 工程),改善性能和精度;另一方面也大幅度提高了束流流强和对撞亮度,但这也导致BE
2023-11-14
9