Simulink中的混合动力汽车模型：该文件包含使用Simscape，Simscape Electronics，Simscape Driveline和Simscape Power Systems构建的混合动力电动汽车模型，可配置用于系统级测试或电能质量分析。可以使用变体子系统选择用于电气，电池和车辆动力学系统的模型变体。使用Simscape语言创建的电池模型已合并到模型中。监控逻辑由Stateflow实现。可以将此模型配置为硬件在环测试。
上传时间： 2021-10-17
上传用户：jason_vip1
基于C51单片机步数检测计步器无线蓝牙上传设计毕业论文文档资料摘要计步器是一种颇受欢迎的日常锻炼进度监控器，可以激励人们挑战自己，增强体质，帮助瘦身。早期设计利用加重的机械开关检测步伐，并带有一个简单的计数器。晃动这些装置时，可以听到有一个金属球来回滑动，或者一个摆锤左右摆动敲击挡块。 计步器功能可以根据计算人的运动情况来分析人体的健康状况。而人的运动情况可以通过很多特性来进行分析。与传统的机械式传感器不同，ADXL345是电容式三轴传感器，由它捕获人体运动时加速度信号，更加准确。信号通过低通滤波器滤波，由单片机采集数据。软件采用自适应算法实现计步功能，减少误计数，更加精确。选用单片机STC89C52作为系统控制芯片，通过蓝牙模块把单片机处理的数据传输到手机APP上，这样更能清楚看到检测的效果。整机工作电流只有1-1.5mA，实现超低功耗。采集的步数，路程，卡路里及运动状态用手机APP显示。关键字：单片机；三轴传感器；电源；APP第二章 方案的设计与论证2.1控制方案的确定本设计由STC89C52单片机最小系统+ADXL345加速度传感器电路+蓝牙模块电路+LED灯电路+电源电路组成。 2.2控制方式的选择2.2.1 单片机芯片的选择方案一采用可编程逻辑器件CPLD作为控制器，CPLD可以实现各种复杂的功能、规模大、密度高、体积小、稳定性高、I/O资源丰富、易于进行功能扩展。采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模控制系统的控制核
上传时间： 2021-10-19
上传用户：
半导体生产和过程控制的基础 这是一本系统介绍芯片生产工艺基础的好书，叙事严谨，条理清晰，值得一看
标签： 芯片生产工艺
上传时间： 2021-11-03
上传用户：
LSM6DS3 是系统级封装的 3D 数字加速度计和 3D 数字陀螺仪，具有数字 I2C/SPI 串口标准输出，在组合正常工作模式下 6 轴功耗 0.9 mA，在组合高性能工作模式下 6 轴功耗 1.25mA （数据输出速率可达到 1.6 kHz）。由于陀螺仪和加速度计均具有超低噪声性能，始终具有低功耗特性，并结合了高传感精度，因此能够为客户提供最佳运动体验。此外，加速度计具有智能的休眠到唤醒 （活动）和返回休眠 （不活动）功能，具有先进的节电能力。
上传时间： 2021-11-13
上传用户：wangshoupeng199
本论文是依托“985”工程超宽带全中频比幅比相测向系统研制项目，在原有经典雷达接收机系统设计方案的基础上，结合测向系统的工作原理和测向要求，采用四通道一次变频超外差设计方案，基于MC和MMC器件分模块设计了一个雷达接收机，并对该接收机的频率源进行了研制论文首先针对该接收机系统的指标要求，进行了系统的变频分析以及链路的指标分配和核算，对接收机进行了系统级设计和功能模块规划。下变频电路是整个接收机系统的主要组成部分。论文选用双平衡混频器，并对下变频电路中各个功能模块，包括耦合电路、低噪声放大电路、混频电路、中频放大电路和中频滤波电路以及其本振信号功分电路和测试信号功分电路进行了设计和测试。在此基础上，还完成了下变频电路的结构布局和电磁兼容设计。频率源已成为雷达接收机系统的乃至整个雷达系统十分关键的技术。论文采用直接数字频率合成器（DDs）和锁相环（PLL）相结合的频率合成方案，完成了频率合成器，包括DDS、PLL以及其基于ARM的控制电路的设计和测试对接收机及其频率源的测试结果表明：系统工作状态正常，基本满足设计要求。21世纪进入高技术兵器时代，武器装备的自动化和智能化是其发展的主要趋势。智能化武器中最为突出的是精确制导和无人机，其精确的探测技术是由一个建立在一定体制上的测向系统完成，因而现代电子战对测向系统的准确性要求越来越高。在众多的测向体制中，比幅比桕测向具有系统设备少、易实现、通道的致性好及抗干扰性高等优点，被广泛使用于电子侦察设备。在这样一个测向系统中，雷达接收机是一个重要的组成部分。雷达（RADAR）词源于美国海军在1940年第二次世界大战中使用的一个保密代号，它是无线电探测和测距（Radio Detection and Ranging）的英文缩写，即用无线电方法发现目标并测定它们在空间的位置，因此雷达也称为“无线电定位”。随着雷达技术的发展，雷达的基本任务不仅仅是从探测目标中提取诸如目标距离，角坐标（方位角和俯仰角），而且还包括测量目标的速度，以及从目标回波中获取更多目标反射特性等方面的信息。
标签： 接收机
上传时间： 2022-03-29
上传用户：slq1234567890
FPGA正在掀起一场数字信号处理的变革。本书旨在讲解前端数字信号处理算法的高效实现。首先概述了当前的FPGA技术、器件以及用于设计最先进DSP系统的工具。第1章的案例研究是40多个设计示例的基础。随后几章阐述了计算机算法的概念、理论、FIR和IIR滤波器的实现、多抽样率数字信号系统、DFT和FFT算法、未来很可能实现的高级算法以及自适应滤波器等。每一章都包含练习。附录中给出了Verilog源代码和术语。◆ 超过10个使用VHDL和Verilog设计的新的系统级案例研究◆ 新增一章专门介绍图像和视频处理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符号定点数和浮点数IEEE库示例◆ 概述并行全通IIR滤波器设计◆ CA和PCA系统级设计◆ MP3和ADPCM的语音和音频编码"本版新增了总计150多页内容，包括11个全新的系统设计理念，其中一些有超过100个嵌入式乘法器的需求
上传时间： 2022-06-13
上传用户：
《Altera FPGA/CPLD设计（高级篇）（第2版）》结合作者多年工作经验，深入地讨论了altera fpga/cpld的设计和优化技巧。在讨论fpga/cpld设计指导原则的基础上，介绍了altera器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了altera的可编程器件的高级设计工具与系统级设计技巧。 本书附带光盘中收录了altera quartus ii web版软件，读者可以安装使用，同时还收录了本书所有实例的完整工程、源代码和使用说明文件，便于读者边学边练，提高实际应用能力。第1章 可编程逻辑设计指导原则 第2章 Altera器件高级特性与应用第3章 LogicLock设计方法.第4章 时序约束与时序分析 第5章 设计优化第6章 Altera其他高级工具 第7章 FPGA系统级设计技术
上传时间： 2022-06-13
上传用户：
说明：原文（英语）来自Freescale Semiconductor，Inc.的应用文档，作者，T.C.Lun，Applications Engineering，Microcontroller Division，Hong Kong.文档分为下列几个部分：PART 1 观EMC PART 2器件的选择及电路的设计PART 3印刷电路板layout技术附录A EMC术语表附录B 抗干扰测量标准第一部分 EMI和EMC纵览：在现代电子设计中EMI是一个主要的问题。为抗干扰，设计者婴么除掉干扰源，要么保护受影响的电路，最终的目的都是为了达到电磁兼容的目的仅仅达到电磁兼容也许还不够。虽然电路工作在板级，但它有可能对系统的共他部件辐射噪音、干扰，从而引起系统级的问题。此外，系统毅或者设备级的EMC不得不满足某些辐射标准，以便不影响其他设备。许多发达国家在电子产品上有非常严格的EMC标准。为了达到这些要求，设计者必须考虑从板极开始的EMI抑制。一个简单的EMI模型包含三个元素，如图1所示：1.EMI源2.耦合路径3.感应体
上传时间： 2022-06-20
上传用户：
Cadence® Allegro® Sigrity™ PI(电源完整性）集成设计和分析环境，帮助您简化在高速和高电流PCB系统和IC封装上的电源分配网络创建流程。设计工程师和电气工程师可使用一系列从基础到进阶的功能，对设计周期各阶段的电气性能进行探索、优化和解决问题。通过使用独特的电气约束驱动设计流程，设计周期将大幅缩短，最终产品成本也将大大减少。 Allegro Sigrity PI solution（电源完整性）提供了可扩展、高性价比的预布局及布局后系统PDN设计和分析环境，包含电路板、封装和系统级的初阶及进阶分析。Allegro Sigrity PI Base与CadencePCB和IC封装layout编辑器、CadenceAllegro Design Authoring紧密集成，实现了PCB和IC封装设计从前端至后端的约束驱动PDN设计。
标签： 电源完整性
上传时间： 2022-07-11
上传用户：
摘要：论述了利用FPGA的系统级设计工具DSP Builder开发DDS函数发生器的总体设计思路，讨论了改变输出信号频率、幅度、相位的设计方法。系统基于Ahera公司的Cyclone系列FPGA，配合Silicon Labs公司高性能C8051F340单片机实现，给出了系统的软件仿真结果并完成了整个系统的硬件验证。结果证明了设计的正确性，同时表明采用DSPBuilder使DDS任意函数发生器的FPGA硬件实现更加简单，速度更快。
上传时间： 2022-07-11
上传用户：
