📚 系统时钟技术资料

📦 资源总数：56772

💻 源代码：108669

🔌 电路图：1

基于CMOS工艺的高性能处理器时钟系统，集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。

🔥 系统时钟热门资料

查看全部56772个资源 »

Stellaris系列微控制器的时钟

应用软件根据BYPASS信号的值来决定是否使用PLL。如果使用PLL，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。馈送到PWM模块的时钟由系统时钟提供。如果应用中需要较低的PWM时钟，那么在时钟信号到达PWM模块前可以使用PWM分频器（PWMDIV）...

📅 2013-10-17 👤 hjshhyy

Stellaris 微控制器时钟

时钟和低功耗模式

时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟...

📅 2013-10-24 👤 1159797854

时钟低功耗模式