便携式B型超声诊断仪具有无创伤、简便易行、相对价廉等优势，在临床中越来越得到广泛的应用。它将超声波技术、微电子技术、计算机技术、机械设计与制造及生物医学工程等技术融合在一起。开展该课题的研究对提高临床诊断能力和促进我国医疗事业的发展具有重要的意义。 便携式B型超声诊断仪由人机交互系统、探头、成像系统、显示系统构成。其基本工作过程是：首先人机交互系统接收到用户通过键盘或鼠标发出的命令，然后成像系统根据命令控制探头发射超声波，并对回波信号处理、合成图像，最后通过显示系统完成图像的显示。 成像系统作为便携式B型超声诊断仪的核心对图像质量有决定性影响，但以前研制的便携式B型超声诊断仪的成像系统在三个方面存在不足：第一、采用的是单片机控制步进电机，控制精度不高，导致成像系统采样不精确；第二、采用的数字扫描变换算法太粗糙，影响超声图像的分辨率；第三、它的CPU多采用的是51系列单片机，测量速度太慢，同时也不便于系统升级和扩展。 针对以上不足，提出了基于FPGA的B型超声成像系统解决方案，采用Altera公司的EP2C5Q208C8芯片实现了步进电机步距角的细分，使电机旋转更匀速，提高了采样精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA内实现数字扫描变换，提高了图像分辨率；人机交互系统采用S3C2410-AL作为CPU，改善了测量速度和系统的扩展性。 通过对系统硬件电路的设计、制作，软件的编写、调试，结果表明，本文所设计的便携式B型超声成像系统图像分辨率高、测量速度快、体积小、操作方便。本文所设计的便携式B型超声诊断仪可在野外作业和抢险（诸如地震、抗洪）中发挥作用，同时也可在乡村诊所中完成对相关疾病的诊断工作。
上传时间： 2013-05-18
上传用户：helmos
本研究针对目标识别等系统中由于载机转动而使目标图像发生旋转，给测量及人眼观察带来的影响，因此需要对目标图像进行实时的反旋转处理，对目前出现的消像旋技术进行分析和比较，选择从电子学消旋方法出发，研究图像消像旋的方法，并给出了基于FPGA的实时消像旋系统的完整结构和相应的算法设计。 本文在对电子图像消旋原理的深入分析的基础上，设计并利用Visual C++6.0软件仿真实现了一种优化的快速旋转算法，再利用后插值处理保证了图像的质量；构建了以ACEX EP1K100为核心的数字图像实时消像旋系统，利用VHDL硬件描述语言实现了整个消像旋算法的FPGA设计。该系统利用高速相机和Camera Link接口传输图像，提高了系统的运行速度。利用QuartusII和Matlab软件对整个算法设计进行混合仿真实验。实验结果表明，该系统能够成功地对采集到的灰度图像进行消像旋处理，旋转后的图像清晰稳定，像素误差小于一个像素，而且对于视频信号只有一帧的延时不到20ms，达到系统参数要求。
上传时间： 2013-07-04
上传用户：MATAIYES
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
同步是移动通信领域中的关键技术，是保障通信初始和进行的必要过程，对系统的性能影响重大。纵观移动通信系统的发展史，同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一，已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程，是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路，现场可编程门阵列（FPGA）既解决了全定制电路不能修改的不足，又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势，逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础，接着详细讨论了WCDMA主同步、辅同步和导频同步的原理，介绍了前两步同步的改进型算法和证明，并和传统相关算法在资源和实现复杂度方面进行了比较，给出了下行同步的浮点仿真结果和分析。之后，深入讨论了下行同步的FPGA （V4-SX-35）实现方案、运算流程和模块间的接口设计。最后，介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案，给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下，完成了FPGA的硬件设计和片上测试，达到了系统的性能指标。 @@关键词：WCDMA；同步；小区搜索；FPGA
上传时间： 2013-04-24
上传用户：wsm555
随着以计算机技术为核心的信息技术的迅速发展以及信息的爆炸式增长，人类获得的视觉信息很大一部分是从各种各样的电子显示器件上获得的。这对显示器件的要求也越来越高。在这些因素的驱动下，显示技术也取得了飞速的发展。使用FPGA/CPLD设计的液晶控制器具有很高的灵活性，可以根据不同的液晶类型、尺寸、使用场合，特别是不同的工业产品，做一些特殊的设计，以最小的代价满足系统的要求。而且可以解决通用的液晶显示控制器本身固有的一些缺点。 本文设计了一个采用FPGA设计的液晶显示控制器，主要解决以下内容：采用Cyclone芯片设计的液晶控制器；采用硬件描述语言进行的液晶显示控制器设计，重点介绍了如何通过特殊设计控制器与CPU协调的工作，驱动系统所需时序信号的产生，STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现，显示数据的缓冲、转化方法，使用FPGA设计的用于本系统的特殊SDRAM控制器，以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理，还有很重要的一点是各个模块之间的同步处理。这款液晶控制器在实际中的使用效果证明了本课题介绍的液晶控制器方案是一个非常可行的，具有广泛的通用性。 关键词：液晶控制器、SDRAM控制器、时序信号发生器、灰度显示、时间抖动算法
上传时间： 2013-04-24
上传用户：ryanxue
为适应组合导航计算机系统的微型化、高性能度的要求，拓宽导航计算机的应用领域，本文设计出一种基于浮点型DSP(TMS320C6713)和可编程逻辑阵列器件(FPGA： EP1C12N240C8)协同合作的导航计算机系统。 论文在阐述了组合导航计算机的特点和应用要求后，提出基于DSP和FPGA的组合导航计算机系统方案。该方案以DSP为导航解算处理器，由FPGA完成IMU信号的采集和缓存以及系统控制信号的整合；DSP通过EMIF接口实现和FPGA通信。在此基础上研究了各扩展通信接口、系统硬件原理图和PCB的开发，且在FPGA中使用调用IP核来实现FIR低通滤波数据处理机抖激光陀螺的机抖振动的影响。其次，详细阐述了利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制，将采集处理按照功能划分四个相对独立的任务，这些任务在DSP/BIOS的调度下，按照用户指定的优先级运行，大大提高系统的工作效率。最后给了DSP芯片Bootloader的制作方法。 导航计算机系统研制开发是软、硬件研究紧密结合的过程。在微型导航计算机系统方案建立的基础上，本文首先讨论了系统硬件整体设计和软件开发流程；其次针对导航计算机系统各个功能模块以及多项关键技术进行了设计与开发工作，涉及系统数据通信模块、模拟信号采集模块和数据存储模块；最后，对导航计算机系统进行了联合调试工作，并对各个模块进行了详细的功能测试与验证，完成了微型导航计算机系统的制作。 以DSP/FPGA作为导航计算机硬件平台的捷联式惯性导航实时数据系统能够满足系统所要求的高精度、实时性、稳定性要求，适应了其高性能、低成本、低功耗的发展方向。
上传时间： 2013-04-24
上传用户：lishuoshi1996
随着人们对数字电视和数字视频信息的需求越来越大，数字电视广播在中国迅速的发展起来。近几年，数字电视传输系统技术逐渐成熟，数字电视地面广播（DTTB）传输标准也于2006年8月30号正式出台。此标准技术是由我国多家单位联合研究的，具有自主知识产权的数字地面电视传输标准。DTTB系统标准的研究与仿真，具有巨大的实用价值和广阔的市场前景。 @@ 本文首先研究了地面数字电视广播标准中平方根升余弦（SRRC）滤波器（滚降系数为0．05）的结构设计，介绍了一种适合在FPGA中实现的高阶高速FIR滤波器的并行流水线结构。在本设计中，以CSD数优化滤波器系数，并运用简化加法器图（Reduced Adder Graph，RAG）算法进行改进，最后采用并行处理的转置型流水线结构实现。 @@ 接着研究数字电视地面传输标准采用的传输技术-OFDM的基本概念和技术特点，并研究了清华大学提出的DMB-T方案中TDS-OFDM信号帧的组成结构以及相关原理。 @@ 最后，本文针对OFDM调制所需要的3780点FFT处理器进行研究。为了保证OFDM信号的采样率和时域导频的采样率相同，以达到较好的同步性能，采用了3780个正交子载波的设计方案。在实现过程中，分析比较了多种算法的计算复杂性，设计出在硬件实现复杂度上进行优化的3780点FFT处理器的数据流流水线算法。之后，通过定点仿真比较各模块输出的动态范围和概率分布，设计出定点字长的优化方案，并分析计算了这一处理器的输出信噪比与内部各模块字长的关系，进一步降低了硬件实现复杂性。 @@关键字：数字电视地面广播传输（DTTB）；平方根升余弦滤波器（SRRC）；正交频分复用调制（OFDM）；快速傅立叶变换（FFT）； 3780
上传时间： 2013-04-24
上传用户：mdrd3080
LED显示屏是LED点阵模块或者像素单元组成的平面显示屏幕。自从诞生以来，以其亮度高、视角广、寿命长、性价比高的特点，在交通、广告、新闻发布、体育比赛、电子景观等领域得到了广泛应用。 LED显示屏控制器作为控制LED屏显示图像、数据的关键，是整个LED视频显示系统的核心。本文研究的是对全彩色同步LED屏的控制，控制LED屏同步显示在上位机显示系统中某固定位置处的图像。根据已有的LED显示屏及其驱动器的特点，提出了一种可行的方案并进行了设计。系统主要分为两个部分：视频信号的获取，视频信号的处理。 经过分析比较，决定从显卡的DVI接口获得视频源，视频源经过DVI解码芯片TFP401A的解码后，可以获得图像的数字信息，这些信息包括红、绿、蓝三基色的数据以及行同步、场同步、使能等控制信号。这些信号将在视频信号处理模块中被使用。 信号处理模块在接收视频信号源后，对数据进行处理，最后输出数据给驱动电路。在信号处理模块中，采用了可编程逻辑器件FPGA来完成。可编程逻辑器件具有高集成度、高速度、高可靠性、在线可编程（ISP）等特点，所以特别适合于本设计。利用FPGA的可编程性，在FPGA内部划分了各个小模块，各小模块中通过少量的信号进行联系，这样就将比较大的系统转化成许多小的系统，使得设计更加简单，容易验证。本文分析了驱动电路所需要的数据的特点，全彩色灰度级的实现方式，决定把系统划分为视频源截取、RGB格式转化、位平面分离、读SRAM地址发生器、写SRAM地址发生器、读写SRAM选择控制器、灰度实现等模块。 最后利用示波器和SignalTap II逻辑分析仪等工具，对系统进行了联合调试。改进了时序、优化了布局布线，使得系统性能得到了良好的改善。 在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
上传时间： 2013-05-19
上传用户：玉箫飞燕
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
