在利用Verilog在FPGA平台上输出正弦波，实现芯片为Cyclone II 484C8，有管脚分配
上传时间： 2015-11-29
上传用户：ainimao
单片机是52的，P0口连到四个数码管的七个管脚，其中两个冒号点为最后两个数码管的DOP点，P1.0至P1.3为四个数码管的选通端，低电平有效。程序2较完整，可实现设定时间功能。
标签： 单片机
上传时间： 2014-11-29
上传用户：tonyshao
单片机系统上电后，P0 口和 P1 口都被清 0。然后，你规定一个由 6 个数字构成的序列（每个数字从 0～F 中选取），比如 E、8、9、0、7、F。然后每次当单片机检测到外部中断 0发起中断时间时，读取 P0 口和 P1 口上的状态值，当连续 6 次外部中断事件的对应的数字序列构成你所设定的序列后（举例来说，如果 P0.0 是 1，P0 和 P1 的其他管脚是 0，那么我们称为检测到一次数字 0），从串口打印输出一幅类似下图的 16×16 的ASCII码的圣诞树图片。
上传时间： 2015-12-04
上传用户：wqxstar
本文研究论述了基于S3C2410 LCD控制器的Linux驱动程序设计与实现，介绍了S3C2410的LCD控制器的数据和控制管脚，并给出了LCD的控制流程和LCD的控制器设置规则，参照TFT-LCD LQ092Y3DG01的逻辑要求和时序要求设计了其驱动电路，设置了主要LCD寄存器；论述了在嵌入式Linux中基于FrameBuffer机制的LCD驱动程序的实现方法。主要研究了Linux帧缓冲设备驱动程序框架，详细分析了帧缓冲设备驱动程序层次结构、核心功能模块和数据结构，设计了FrameBuffer的处理机制以及底层驱动的接口函数针对具体的LCD面板如何在嵌入式Linux中编写帧缓冲设备的驱动程序。最后在FrameBuffer机制的基础上，基于三星公司S3C2410处理器的开发平台系统地开发了嵌入式Linux下的LCD显示驱动程序，实现了简单的嵌入式GUI图形API的设计，并在LQ092Y3DG01上显示了清晰稳定的图像和汉字。测试表明该驱动通用性好，能驱动大部分的LCD；可移植性强，经过少许修改即可应用在其他嵌入式系统中，是S3C2410驱动LCD的一套较佳的解决方案
上传时间： 2013-11-29
上传用户：zukfu
一个使用MSP430汇编语言写的 RTOS,此版本为 V1.1 版并已修正过在 IAR MSP430 V3.42A 编译后可于 Simulator 下正常调度工作了,其中设置的六个任务上都下了断点,方便在 Simulator 下观测任务调度,兹将原使用说明详列如下: M430/OS 演示程序 V1.1 版,此演示程序包含六个任务： softclock 软时钟任务 task1 向端口2的每个管脚输出方波的任务 task2 向端口3的每个管脚输出方波的任务 task3 向端口4的每个管脚输出方波的任务 task4 向端口5的每个管脚输出方波的任务 taskled 点亮P1.0上指示灯的任务 6个任务，加上M430/OS的空闲任务，共7个任务，系统开辟了6块堆栈，空闲任务使用main程序的堆栈，空闲任务不保存现场。每块堆栈的大小可以不同。 软时钟任务利用M430/OS的多任务延时模拟了一个有年、月、日、时、分、秒的时钟，并且可以日期,时间格式为BCD格式或10进制格式。
上传时间： 2015-12-14
上传用户：www240697738
LPC2148核心版原理图,包括LPC2148核心，电源模块，片外晶振，一个程序LED，所有管脚引出。
上传时间： 2014-01-15
上传用户：270189020
I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。
上传时间： 2016-01-01
上传用户：huyiming139
字符型液晶屏1602驱动，可实现任意行列任意字符的显示输出 非常好用，管脚定义后就可以使用。
上传时间： 2013-12-26
上传用户：Yukiseop
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
这是控制时钟芯片8563读写操作的程序，采用模拟IIC总线的方式,读写函数的入口处先初始化I2C端口为普通IO，出口处再初始化I2C端口为特殊管脚
上传时间： 2016-03-23
上传用户：qoovoop
