环境的不断污染、石油能源的加剧消耗促使纯电动车成为了各国各汽车厂商争相研究的对象。而阀控免维护铅酸蓄电池（VRLA）凭着其低廉的价格优势占据了车用蓄电池的大部分市场份额。本文旨在开发一套完整的VRLA蓄电池管理系统，包括蓄电池状态检测、均衡充放电管理、温度管理、充放电管理等。 本文首先讨论了车用VRLA蓄电池的特性，包括其失效模式、改进方式以及各种充电方法对其物理上的影响。随后，针对VRLA车用蓄电池，本文着重讨论了电动汽车蓄电池的智能管理系统，第三章到第四章详细介绍了装载车内的管理系统（检测系统、均衡系统）；第五章着重讨论了置于车外的充放电管理系统的设计和实现。 状态检测系统系统主要包括电池状态采集系统以及剩余容量SoC、健康状态SoH测量系统。本文针对电动汽车这个特殊应用场合，提出了一种新的同时基于AH定律、Peukert方程、温度修正、SoH以及开路电压的的容量预测方法。 均衡充电系统的目的是保持串联电池组单体电池容量的均衡。均衡管理系统主要包括控制器、开关组件以及辅助均衡充电器三个部分。 主充电系统采用的是正负脉冲的充电方式，本系统通过一个全桥双向DC/DC变流器来实现。主充电器的功率等级为20kW，在本课题组中，这个功率等级较之以往有较大的突破。
上传时间： 2013-04-24
上传用户：飞翔的胸毛
随着计算机技术、电力电子技术的发展，使得电机性能指标也相应的提高和日益完善。这些变化对电机提出了越来越高的性能与质量指标，也使电机性能的精确测试显得更为重要。但监测保护设备的发展相对落后。 本文根据电机运行的特点，采用单片机AT89S52和传感器测试技术，构建了对电机主要运行参数的监测系统。该系统既可以完成现场的实时监测，又可以对多个电机完成连续的参量分析。该系统由参数测量部分，系统的硬件电路组成部分以及软件实现部分组成。参数测量部分的设计包括传感器的选型、放大电路的设计、滤波电路的设计以及硬件电路可靠性措施等。在系统的硬件电路组成部分的设计包括了测试仪和抄写器的电路组成，以及两者之间的无线通信，还包括了抄写器与上位机之间通过USB的通讯。在软件实现的部分通过软件的编写完成各个模块之闻的联系。在界面显示单元设计了基于虚拟仪器的软件平台，其中包括总体设置、历史数据读取、数据图形化显示和数据表格化显示，并对存储的数据进行读取和删除等操作。可以打印指定时间段的历史数据，使用户能够清楚知道该时间段内信息的变化情况。软件的界面友好，显示直观，操作简便。实验结果表明本设计可以满足实际要求、误差较小，可应用于实际应用系统。本监测系统为以后研制更大规模的管理系统迈出了具有基础性和开拓性的一步，其成果具有先进性和潜在的经济效益。
上传时间： 2013-06-21
上传用户：AbuGe
断路器是电力系统中重要的控制和保护设备，对维护电力系统的安全、稳定和可靠运行起着重要的作用。如何使断路器高度智能化，并且更安全和可靠，是电力系统保护的发展要求，也是本论文研究的目的。 本文在深入研究了智能断路器国内外发展状况的基础上，精心设计了以数字信号处理器DSP和复杂可编程逻辑器件CPLD为核心的系统硬件。DSP是智能断路器测控单元的核心器件，它实现断路器的各种保护、报警、显示与控制功能。CPLD完成状态量的监测，以及各种逻辑信号的输出。两种器件相互配合使得断路器系统更加智能化。研究了断路器测控单元的测量原理及保护算法，并进行了具体的硬件和软件模块的设计，旨在实现断路器的智能保护、远程控制和集中管理。本设计以TI公司的DSP芯片TMS320LF2407为核心。硬件设计主要包括信号调理模块设计、信号采样模块设计、保护执行模块设计、CPLD模块设计和输入输出模块设计。并且利用TMS320LF2407本身具有的CAN2.0模块，通过CAN总线实现断路器和上位机的通信，实现遥测、遥调、遥控、遥信等“四遥”功能。软件采用模块化设计，每一个模块相对独立，完成某个特定功能，便于维护和添加新功能，并且调试灵活方便。文中给出了主程序及各个子程序的流程图，其中子程序有数据采集子程序、FFT计算子程序、液晶显示子程序、短路瞬时保护子程序、过载长延时保护子程序、接地故障保护子程序和短路短延时保护子程序等。并且设计中充分考虑了断路器工作环境的恶劣性，分析了各种干扰的来源，并针对各种干扰采取了对应的软件和硬件的抗干扰措施。最后，为了验证全波傅氏算法能否满足电网数据处理精度的要求，利用MATLAB搭建仿真平台，对其进行了仿真。结果表明全波傅氏算法能达到系统的要求。
上传时间： 2013-04-24
上传用户：BK094
随着计算机技术、通信技术的飞速发展和3C(计算机、通信、消费电子)的融合，嵌入式系统已经渗透到各个领域。在32位嵌入式微处理器市场上，基于ARM(Advanced RISC Machine)内核的微处理器在市场上处于绝对的领导地位，因此追踪ARM技术的发展趋势显得尤为重要。在嵌入式操作系统的选择上，Linux一直因其内核精简、代码开放、易于移植等特点受到广大嵌入式系统工程师的青睐。另外，嵌入式系统一旦具备网络接入功能，其信息处理能力更加强大，因此有必要为嵌入式系统构建Web服务器。 本文主要目的是研究基于ARM的嵌入式Linux开发平台构建，并在此基础上进行网络应用程序的开发。 文章深入剖析了ARM9的体系结构，介绍了基于ARM9的S3C2410开发板的特性及资源；阐述了嵌入式操作系统的相关知识及嵌入式Linux移植的基本方法；搭建了移植所需要的开发环境，主要包括在宿主机Linux操作系统下编译arm-linux交叉编译工具等；然后详细阐述了嵌入式Linux开发平台的构建过程，包括对BootLoader的分析和移植，Linux2.6内核的结构分析、代码修改以及内核裁减、配置和移植，网卡驱动程序的移植，以及根文件系统的创建。按文中提供的方法和技巧可以很方便的建立一个ARM-Linux开发平台。 文章最后给出了基于所建平台的网络应用，即在上述所建的软硬件平台上创建Web服务器Boa，并基于Boa进行应用开发。最终实现了基于Boa嵌入式Web服务器的服务器端表单处理程序，实现了PC机与目标板的动态网页交互功能，并且，通过PC机IE浏览器可以直接控制目标板上的硬件和可执行程序，以实现对目标板的远程监控功能。
上传时间： 2013-04-24
上传用户：kernaling
3D加速引擎是3D图形加速系统的重要组成部分，以往在软件平台上对3D引擎的研究，实现了复杂的渲染模型和渲染算法，但这些复杂算法与模型在FPGA上综合实现具有一定难度，针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础上，实现了基于FPGA的图像处理平台，使用模块化的思想，利用IP核技术分析设计实现了3D加速管道及其他模块，并进行了仿真、验证、实现。 图像处理平台选用Virtex-Ⅳ FPGA为核心器件，并搭载了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他组件。 为满足3D加速引擎的实现与验证，设计搭建的图像处理平台还实现了DDR-SDRAM控制器模块、VGA输出模块、总线控制器模块、命令解释模块、指令寄存器模块及控制寄存器模块。 3D加速引擎设计包含3D加速渲染管道、视角变换管道、基元读取、顶点FIFO、基元FIFO、写内存等模块。针对FPGA的特性，简化、设计、实现了光照管道、纹理管道、着色管道和Alpha融合管道。 最后使用Modelsim进行了仿真测试和图像处理平台上的验证，其结果表明3D加速引擎设计的大部分功能得到实现，结果令人满意。
上传时间： 2013-07-30
上传用户：lepoke
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
随着我国国民经济的高速发展，国内高速公路、城市道路、停车场建设越来越多，对交通控制、安全管理的要求也日益提高，智能交通系统( IntelligentTransportation Systems，简称ITS)已成为当前交通管理发展的主要方向，而车牌识别系统(License Plate Recognition System，简称LPRS)技术作为智能交通系统的核心，起着举足轻重的作用，可以被广泛地应用于高速公路自动收费(ElectronicToll Collection，简称ETC)、停车场安全管理、被盗车辆的追踪、车流统计等。 目前，车牌识别系统大多都是基于PC平台的，其优势是实现容易，但是成本高、实时性不强、稳定性不高等缺点使其不能广泛推广。为了克服以上的缺点，且满足识别速度和识别率的要求，本文在原有车牌识别硬件系统设计的基础上做了一定的改进(原系统在图像采集、接口通信、系统稳定、脱机工作等方面存在一定问题)，与团队成员一起设计出了新的车牌识别硬件系统，采用单DSP+FPGA和双DSP+FPGA双板子的方式来共同实现(本人负责单DSP+FPGA的原理图和PCB绘制，另一成员负责双DSP+FPGA的原理图和PCB绘制)。 本文所涉及的该车牌硬件系统，主要工作由以下几个部分组成： 1.团队共同完成了新车牌识别系统的硬件设计，采用两个板子实现。其中，本人负责单DSP+FPGA板子绘制。 2.团队一起完成了整个系统的硬件电路调试。主要分为如下模块进行调试：电源，DSP，FPGA，SAA7113H视频解码器，LCD液晶显示和UART接口等。 3.负责完成了整个系统的DSP应用程序设计。采用DSP/BIOS操作系统来构建系统的框架，添加了多个任务对象进行管理系统的调度；用CSL编写了DSP上的底层驱动：完成了车牌识别算法在DSP上的移植与优化。 4.参与完成了部分FPGA程序的开发，主要包括图像采集、存储、传输几个模块等。 最终，本系统实现了高效、快速的车牌识别，各模块工作稳定，能脱机实现图像采集、传输、识别、结果输出和显示为一体化的功能；为以后进行高性能的车牌识别算法开发提供了一个很好的硬件平台。
上传时间： 2013-04-24
上传用户：slforest
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
随着计算机和自动化测量技术的日益发展，测量仪器和计算机的关系日益密切。计算机的很多成果很快就应用到测量和仪器领域，与计算机相结合已经成为测量仪器和自动测试系统发展的必然趋势。高度集成的现场可编程门阵列（FPGA）是超大规模集成电路和计算机辅助设计技术发展的结果，由于FPGA器件具备集成度高、体积小、可以利用基于计算机的开发平台，用编写软件的方法来实现专门硬件的功能等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性。 本文研究基于网络的高速数据采集系统的设计与实现问题。论文完成了以FPGA结构为系统硬件平台，uClinux为核心的系统的软件平台设计，进行信号的采集和远程网络监测的功能。 论文从软硬件两方面入手，阐述了基于FPGA器件进行数据采集的硬件系统设计方法，以及基于uClinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。将微处理器MicroBlaze、数据存储器、程序存储器、以太网控制器、数模转换控制器等数字逻辑电路通过CoreConnect技术用OPB总线集成在同一个FPGA内部，形成一个可编程的片上系统（SOPC）。采用基于FPGA的SOPC设计的突出优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。 软件方面，为了更好更有效地管理和拓展系统功能，移植了uClinux到MicroBlaze软处理器上，设计实现了平台上的ADC设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用以太网TCP/IP协议来访问数据采集程序获得的数据。
上传时间： 2013-05-23
上传用户：晴天666
虚拟仪器技术是以传感器、信号测量与处理、微型计算机等技术为基础而形成的一门综合应用技术。目前虚拟仪器大部分是基于PC机，利用PCI等总线技术传输数据，数据卡插拔不便，便携性差。随着嵌入式技术的飞速发展，嵌入式系统平台已经应用到各个领域，而市场上的嵌入式虚拟仪器系统还相当少，各种研究工作才刚刚起步，各种高性能的虚拟仪器和处理系统在现代工业控制和科学研究中已成为必不可少的部分。因此在我国开发具有较高性能、接口灵活、功能多样化、低成本的虚拟仪器装置势在必行。 针对目前虚拟仪器系统发展趋势和特点，采用FPGA技术，进行一种支持多种平台的高速虚拟仪器系统的设计与研究，并针对高速虚拟仪器系统中的一些技术难点提出解决方案。首先进行了系统的总体设计，确定了采用FPGA作为系统的控制核心，并选取了Labview作为PC平台应用程序开发工具，利用USB2.0接口来进行数据传输；同时选取嵌入式处理器S3C2410以及WinCE作为嵌入式系统硬软件平台。随后进行了各个具体模块的设计，在硬件方面，分别设计了前端处理电路，ADC电路以及USB接口电路。在软件方面，进行了FPGA控制程序的设计工作，实现了对各个模块和接口电路的控制功能。在上层应用程序的设计方面，设计了Labview应用程序，实现了波形显示和频谱分析等仪器功能，人机界面良好。在嵌入式平台上面，进行了WinCE下GPIO驱动程序设计，并在上层应用程序中调用驱动来进行数据的读取。为了解决高速ADC与数据缓存器的速度不匹配的问题，提出利用多体交叉式存储器结构的设计方案，并在FPGA内对控制程序进行了设计，对其时序进行了仿真。 最后对系统进行了联合调试工作，利用上层软件对输入波形进行采集。根据调试结果看，该系统对输入信号进行了较好的采样和存储，还原了波形，达到了预期效果。课题研究并且对设计出一种支持多平台的新型虚拟仪器系统，具有性能好、使用灵活，节省成本等特点，具有较高的研究价值和现实意义。
上传时间： 2013-04-24
上传用户：shwjl
