随着城市高层建筑的发展，建筑的消防安全性越来越引起人们的重视。火灾报警系统是建筑自动化系统中重要的组成部分，它利用各种探测器来检测火情，对火灾的发生进行及时准确的报警，并控制各种灭火设备进行自动灭火和对相关设备进行联动控制。传统的火灾报警系统采用微机中心处理方式，每个控制中心处理2000至8000个探测单元的信息，系统的实时性与稳定性的提升受到控制中心的数据处理能力和网络通信速率的限制。 基于这一现状，本文提出了基于ARM与uC/OS-Ⅱ的网络火灾报警系统。将控制中心的数据处理任务交由各控制单元，引入嵌入式操作系统对任务进行管理，同时引入TCP/IP协议栈实现网络功能，利用Internet来进行信息传输。 本文设计了基于ARM的控制单元硬件平台，并进行了硬件模块测试。ARM作为32位RISC芯片的领导者，具有很高的处理能力，同时其成本较低，十分适用于作为系统中的控制单元，从硬件上保证了系统的数据处理能力与火灾报警的实时性。 在软件上，本文移植了uC/OS-Ⅱ作为系统的软件平台，编写了启动与移植相关代码，并做了移植测试。uC/OS-Ⅱ作为开源的嵌入式实时操作系统，拥有极为精简的内核和出色的实时性与可靠性，作为控制单元的操作系统平台对任务进行管理与调度，从软件上保证了系统的稳定性与可靠性。 最后，本文在ARM和uC/OS-Ⅱ的基础上实现了网络协议栈LwIP的移植，进行了计算机通信测试。网络协议栈的移植使控制单元通过Internet完成信息的传输与控制，提高网络的扩展性与健壮性，同时摆脱了专用网络的传输速率与范围的限制。 本文研究的系统具有分布智能化的特点，多个嵌入式控制单元取代了控制中心火灾信息处理，降低了中心数据处理压力和网络通信压力，平行的网络结构提高了系统的稳定性，个别控制单元故障不会引起整个系统的崩溃，为基于这一思路的火灾报警系统建立了一个完整的软硬件平台。
上传时间： 2013-04-24
上传用户：Ten_Gallon_Head
在探讨了开放式数控系统的开放途径的基础上，提出了一种运行在PC机上，基于DSP的完全开放的数控系统，阐述了这种数控系统的软硬件结构及实现方法。关键词: 开放式数控系统，开放式体系结构，
上传时间： 2013-04-24
上传用户：梦雨轩膂
随着电力电子技术的广泛应用，电能污染日益严重，电能质量已成为电力部门及用户日益关注的问题。电能质量的好坏直接关系国民经济的总体效益，对电能质量进行监测与分析从而提高和改善电能质量具有重要的现实意义。 本文根据IEC和国家标准，并且经过对国内外电能质量研究现状及同类产品进行认真分析的基础上，主要针对我国电力行业面临的现状提出了一套基于DSP和ARM的电能质量监测系统。 论文首先介绍电能质量的相关概念、电能质量的研究背景、国内外电能质量和电能质量监测装置的研究现状，以及各项电能指标的监测标准。接下来介绍了本套电能质量监测装置的设计方案，说明与以往方案相比所具有的优点。之后是系统的软件设计与开发调试过程，主要是ARM软件的设计过程，包括了工程与任务的创建、μC/OS-II 操作系统的移植和各功能模块的设计等。最后是全文的工作总结与展望。 本文所研制的电能质量监测装置满足了合作企业的设计要求，相对以往的设计，具有实时性好，性能高，体积小，成本低等优点，符合电能质量监测的最新发展要求。
上传时间： 2013-07-24
上传用户：shen007yue
本书中列举了大量的例子来帮助来掌握单片机C语言的设计与开发
上传时间： 2013-07-14
上传用户：l254587896
随着社会经济和科学技术的发展，公路交通已经成为了关系国民经济命脉和社会、经济发展的重大系统。汽车导航观念也逐渐深入人心，成为公路交通中极其重要的一个环节。人们已经不再满足于用基于PC机的导航系统，因为它过于昂贵并且功耗高。现在，基于嵌入式设备的导航系统在迅速发展，但目前流行的是基于WinCE操作系统，它的成本比较高。 本文设计的导航系统采用基于ARM9结构的低功耗、高性能嵌入式SOC芯片S3C2410作为主控制器，使用嵌入式linux作为系统的内核。Linux是一个开放并且免费使用的操作系统，而CPU使用了32位RISC(精简指令集)。基于ARM的嵌入式Llinux作为系统的内核解决了成本高的问题。因为嵌入式操作系统是本课题设计系统过程中应用的基础，所以本文会详细介绍。 系统可以采集GPS信号，支持RS-232接口，采用液晶显示屏(LCD)的人机接口，为操作人员提供了良好的监控界面。软件系统在嵌入式Linux操作系统下开发，实现了Linux操作系统和QT图形系统的移植，设备驱动程序、控制应用程序、人机交互界面的设计。 本文从理论、硬件设计、软件设计等方面介绍了基于ARM S3C2410多功能车载导航系统的设计与开发。
上传时间： 2013-07-01
上传用户：dong
该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.
上传时间： 2013-04-24
上传用户：yoleeson
随着现代雷达技术的不断发展,电子侦察设备面临电磁环境日益复杂多变,发展宽带化、数字化、多功能、软件化的电子侦察设备已是一项重要的任务.然而,目前的宽带A/D与后续DSP之间的工作速率总有一到两个数量级的差别,二者之间的瓶颈成为电子侦察系统数字化的最大障碍.通信领域软件无线电的成功应用为电子侦察系统的发展提供了一种理想模式.另一方面,微电子技术的快速发展,以及FPGA的广泛应用,在很大程度上影响了数字电路的设计与开发.这也为解决高速A/D与DSP处理能力之间的矛盾提供了一种有效的解决方法.为了解决宽带A/D与后续DSP之间的瓶颈问题,本文给出了一种基于多相滤波的宽带数字下变频结构,并从软件无线电原理出发,从理论推导和计算机仿真两方面对该结构进行了验证,并进一步给出该结构改进方案以及改进的多相滤波数字下变频结构的硬件实现方法.本文将多相滤波下变频的并行结构应用到数字下变频电路中,并在后继的混频模块中也采用并行混频的方式来实现,不仅在一定程度上解决了二者之间的瓶颈问题,同时也大大提高了实时处理速度.经过多相滤波下变频处理后的数据,在速率和数据量上都有大幅减少,达到了现有通用DSP器件处理能力的要求.另外,本人还用FPGA设计了实验电路,利用微机串口,与实验目标板进行控制和数据交换.利用FPGA的在线编程特性,可以方便灵活的对各种实现方法加以验证和比较.
上传时间： 2013-04-24
上传用户：moerwang
该文就多媒体信息的主体之一-图像信号的压缩和解压进行了分析,并结合实际课题所设计的数字图像监控系统对其中的图像解码过程进行了软硬件的实现.首先我们在ANALOG DEVICE公司的ADSP-2189上进行了解码系统的验证,就解码输出的质量进行了主观评价.通过软件仿真,我们还进一步得到了解码过程中,哪些指令占用较多的指令执行时间,哪些指令会成为硬件实现时的瓶颈.它为我们的FPGA优化设计提供了理论上的依据.综合考虑设计方案的复杂程度、系统规模、系统时延、器件成本等各项因素,通过对各种FPGA器件性能与开发工具的选择比较,决定选用Altera公司的FLEX10K器件来做最终的硬件实现.它不仅为图像解码系统的ASIC实现做了一定的理论分析和技术准备,也为FPGA技术在数字信号处理领域的应用开辟了新的研究方向.在硬件设计过程中,根据FPGA技术的优点,采用"自上而下"和"自下而上"相结合的设计方法,将整个系统进行功能模块分割并分别实现.所有处理模块均采用VERILIG语言编写,对其中的主要模块都进行了优化设计.通过这些优化不仅提高了解压性能,还减少了处理时间和所占用的硬件空间.最后通过仿真表明了所实现的图像解码系统具有良好的性能,具有一定的使用价值.
上传时间： 2013-06-26
上传用户：再见大盘鸡
为了满足外围设备之间、外围设备与主机之间高速数据传输，Intel公司于1991年提出PCI(Peripheral Component Interconnect)总线的概念，即周边器件互连。因为PCI总线具有极高的数据传输率，所以在数字图形、图像和语音处理以及高速数据采集和处理等方面得到了广泛的应用。 本论文首先对PCI总线协议做了比较深刻的分析，从设计要求和PCI总线规范入手，采用TOP-DOWN设计方法完成了PCI总线接口从设备控制器FPGA设计的功能定义：包括功能规范、性能要求、系统环境、接口定义和功能描述。其次从简化设计、方便布局的角度考虑，完成了系统的模块划分。并结合设计利用SDRAM控制器来验证PCI接口电路的性能。 然后通过PCI总线接口控制器的仿真、综合及硬件验证的描述介绍了用于FPGA功能验证的硬件电路系统的设计，验证系统方案的选择，并描述了PCI总线接口控制器的布局布线结果以及硬件验证的电路设计和调试方法。通过编写测试激励程序完成了功能仿真，以及布局布线后的时序仿真，并设计了PCB实验板进行测试，证明所实现的PCI接口控制器完成了要求的功能。 最后，介绍了利用驱动程序开发工具DDK软件进行软件设计与开发的过程。完成系统设计及模块划分后，使用硬件描述语言(VHDL)描述系统，并验证设计的正确性。
上传时间： 2013-07-15
上传用户：1134473521
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
