Scaler是平板显示器件(FPD，Flat Panel Display)中的重要组成部分，它将输入源图像信号转换成与显示屏固定分辨率一致的信号，并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上，采用自上而下(Top-down)的设计方法，给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放，且缩放模式可调，也可以以IP core的形式应用于相关图像处理芯片中。 图像缩放内核是scaler的核心部分，它是scaler中的主要运算单元，完成图像缩放的基本功能，它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣，也是控制芯片成本的关键。因此，本文从缩放内核的结构入手，对scaler的总体结构进行了设计；通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法，并对其计算进行分析和简化，降低了计算的复杂度。FPGA设计中，采用列缩放与行缩放分开处理的结构，使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于：行列缩放可以同时进行，数据处理的可靠性高、速度快：内核结构简单明了,数据缓冲区大小合适，便于设计。此外，本文还介绍了其他辅助模块的设计，包括DVI接口信号处理模块、缩放参数计算与控制模块以及输出信号检测与时序滤波模块。 本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。通过逻辑验证和系统仿真，证明该scaler的设计达到了预期的目标。对于不同分辨率的图像，均可以在显示屏上得到稳定的显示。
上传时间： 2013-05-30
上传用户：xiaowei314
对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
随着社会的发展，人们对电力需求特别是电能质量的要求越来越高。但由于非线性负荷大量使用，却带来了严重的电力谐波污染，给电力系统安全、稳定、高效运行带来严重影响，给供用电设备造成危害。如何最大限度的减少谐波造成的危害，是目前电力系统领域极为关注的问题。谐波检测是谐波研究中重要分支，是解决其它相关谐波问题的基础。因此，对谐波的检测和研究，具有重要的理论意义和实用价值。 目前使用的电力系统谐波检测装置，大多基于微处理器设计。微处理器是作为整个系统的核心，它的性能高低直接决定了产品性能的好坏。而这种微处理器为主体构成的应用系统，存在效率低、资源利用率低、程序指针易受干扰等缺点。由于微电子技术的发展，特别是专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)设计技术的发展，使得设计电力系统谐波检测专用的集成电路成为可能，同时为谐波检测装置的硬件设计提供了一个新的发展途径。本文目标就是设计电力系统谐波检测专用集成电路，从而可以实现对电力系统谐波的高精度检测。采用专用集成电路进行谐波检测装置的硬件设计，具有体积小，速度快，可靠性高等优点，由于应用范围广，需求量大，电力系统谐波检测专用集成电路具有很好的应用前景。 本文首先介绍了国内外现行谐波检测标准，调研了电力系统谐波检测的发展趋势；随后根据装置的功能需求，特别是依据其中谐波检测国标参数的测量算法，为系统选定了基于FPGA的SOPC设计方案。 本文分析了电力系统谐波检测专用集成电路的功能模型，对专用集成电路进行了模块划分。定义了各模块的功能，并研究了模块间的连接方式，给出了谐波检测专用集成电路的并行结构。设计了基于FPGA的谐波检测专用集成电路设计和验证的硬件平台。配合专用集成电路的电子设计自动化(EDA)工具构建了智能监控单元专用集成电路的开发环境。 在进行FPGA具体设计时，根据待实现功能的不同特点，分为用户逻辑区域和Nios处理器模块两个部分。用户逻辑区域控制A/D转换器进行模拟信号的采样，并对采样得到的数字量进行谐波分析等运算。然后将结果存入片内的双口RAM中，等待Nios处理器的访问。Nios处理器对数据处理模块的结果进一步处理，得到其各自对应的最终值，并将结果通过串行通信接口发送给上位机。 最后，对设计实体进行了整体的编译、综合与优化工作，并通过逻辑分析仪对设计进行了验证。在实验室条件下，对监测指标的运算结果进行了实验测量，实验结果表明该监测装置满足了电力系统谐波检测的总体要求。
上传时间： 2013-04-24
上传用户：yw14205
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
温湿度是影响粮食储藏的重要参数，两者之间是相互关联的，温湿度控制不好必然引起粮食发热和霉变，且极易产生连锁反应，从而造成难以挽回的损失。温湿度的控制直接影响到粮食存储系统的性能。冈此，粮食温湿度测控技术在农业上的应用是十分重要的。本文研究基于FPGA的粮仓温湿度监制系统。 设计了基于FPGA的粮仓温湿度监控系统，该系统主要由温湿度传感器、控制电路、单片机和上位机构成。单片机主要完成温度数据的采集和上位机的通讯；控制电路基于FPGA进行设计，主要负责采集湿度信息，计算温湿度偏差及其变化率，通过调用模糊控制算法对温湿度进行模糊控制，单片机通过RS485总线和上位机进行串口通信，使上位机能够实时记录，显示温湿度变化值和控制过程曲线。该系统实现了粮仓内温湿度的实时监测，使管理人员可以实时掌控粮仓内的温湿度情况。 采用FPGA设计控制电路简化了系统的组成和外围数字电路，易于系统扩展和升级，内部集成了信号处理、控制、检测电路，减少了系统的体积，缩短了开发周期，大大增强了系统的可靠性；配合功率驱动、电源等外围电路，完成信号采集、处理和控制等功能，节省了开发成本，使粮仓温湿度控制系统更加集成化。这也恰恰更加符合当今电子产品高精度，集成化的要求。 系统采用直接输出数字量的DS1820温度传感器和湿度传感器HS1101并将HS1101与555定时器组成振荡电路，其输出为频率脉冲信号，与湿度值成线性关系，该频率脉冲信号可直接送入FPGA进行计数，这样温湿度传感器输出的信号都没有经过放大、A/D转换，进一步减少了测量误差。控制电路采用了VHDL硬件描述语言进行编写。本装置已作出实样，通过了调试，已达到预期效果。
上传时间： 2013-06-16
上传用户：731140412
在几乎所有现代通讯和计算机网络领域中，安全问题都起着非常重要的作用。随着网络应用的迅速发展，对安全的要求也逐渐加强。目前影响最大的三类公钥密码是RSA公钥密码、EIGamal公钥密码和椭圆曲线公钥密码。但超椭圆曲线密码是比椭圆曲线密码更难攻破的密码体制，且可以在更小的基域上达到与椭圆曲线密码相同的安全程度。虽然超椭圆曲线密码体制在理论上已经基本成熟，但由于它的计算复杂性大，所以在具体实现上还需要进一步研究。实现超椭圆曲线密码系统，对于增强信息系统的安全性和研究更高强度的加密系统都有着重要的理论意义和较高的应用价值，相信超椭圆曲线密码系统将会有更好的应用前景。 对于密码系统，我们希望它占用的空间更少，实现的时间更短，安全性更高。论文研究超椭圆曲线密码中的加密算法，对主要算法进行实现比较并提出软硬协调思想实现超椭圆曲线密码系统就是为了达到这个目标。 论文先介绍了超椭圆曲线密码系统中有限域上的两个核心运算——有限域乘法运算和有限域求逆运算。对有限域乘法运算的全串行算法和串并混合算法在FPGA上用VHDL语言进行了实现，并对它们的结果进行对比，重点在于对并行度不同的串并混合算法进行实现比较，找到面积和速度的最佳结合点。通过对算法的实现和比较，发现理论上面积和速度协调性较好的8位串并混合算法在实际中协调性并不是很好，最终得出结论，在所做实验的四种情况中，面积和速度协调性较好的算法是4位串并混合算法。随后论文对有限域求逆运算的三种算法在FPGA上用VHDL语言进行实现比较，找到单独实现有限域求逆运算较好的算法(MIMA域求逆算法)和可以与域乘法运算相结合的算法(使用域乘法求逆的算法)，为软硬协调实现超椭圆曲线系统思想的提出打下基础。 论文然后提出了软硬协调的方法实现超椭圆曲线系统的思想，并对整个系统进行了软硬件部分的划分。通过分析，将标量乘算法，除子算法和多项式环算法划分到软件部分，并对其中的标量乘运算进行了详细的分析介绍，将有限域算法归于硬件部分并对其进行了简单描述。在最后对全文进行总结，提出进一步需要开展的工作。
上传时间： 2013-04-24
上传用户：zl123！@#
随着电力电子技术、微处理器技术、控制理论及永磁材料等技术的快速发展，以永磁同步电机作为控制对象的传动领域得到了越来越广泛的关注，随着FPGA的技术的普及和广泛应用，使得各种先进的控制算法得以实现，于是数字化、智能化的永磁交流控制器成为必然的发展趋势和当前的研究热点。本文的主要工作就是围绕数字化的永磁同步电机控制器研究来展开。首先深入研究了永磁同步电机的数学建模方法及电机控制策略问题。在对永磁同步电机的数学模型进行了推导的基础上，在PSIM仿真软件中建立了永磁同步电机的电机模型，提出了一种永磁同步电机传统控制系统仿真建模的新方法。其次对常用的数字脉宽调制方法进行了数学推导，并对滑模控制理论和矢量控制进行了深入的研究分析，将滑模变结构控制应用于永磁同步电机的调速系统中，改善了传统PI控制器参数整定繁琐、系统鲁棒性差的缺点，仿真结果验证了该系统设计方案的优越性。最后在永磁同步电机建模仿真的基础上，根据永磁同步电机控制器的设计要求及FPGA的特点，提出永磁同步电机控制器的的设计方案。按照FPGA模块化设计思想，将整个系统进行了合理的划分，分别对SVPWM、Park变换、SMC、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证，验证结果表明：永磁同步电机在低速和高速时都能稳定运行，从而证实了本设计方案的可行性。
上传时间： 2013-04-24
上传用户：wff
现代社会对各种无线通信业务的需求迅猛增长，这就要求无线通信在具有较高传输质量的同时，还必须具有较大的传输容量。这种需求要求在无线通信中必须采用效率较高的线性调制方式，以提高有限频带带宽的数据速率和频谱利用率，而效率较高的调制方式通常会对发端发射机的线性要求较高，这就使功率放大器线性化技术成为下一代无线通信系统的关键技术之一。 在本文中，研究了前人所提出的各种功放线性化技术，如功率回退法、正负反馈法、预失真和非线性器件法等等，针对功率放大器对信号的失真放大问题进行研究，对比和研究了目前广泛流行的自适应数字预失真算法。在一般的自适应数字预失真算法中，主要有两类：无记忆非线性预失真和有记忆非线性预失真。无记忆非线性预失真主要是通过比较功率放大器的反馈信号和已知输入信号的幅度和相位的误差来估计预失真器的各种修正参数。而有记忆非线性预失真主要是综合考虑功率放大器非线性和记忆性对信号的污染，需要同时分析信号的当前状态和历史状态。在对比完两种数字预失真算法之后，文章着重分析了有记忆预失真算法，选择了其中的多项式预失真算法进行了具体分析推演，并通过软件无线电的方法将数字信号处理与FPGA结合起来，在内嵌了System Generator软件的Matlab/Simulink上对该算法进行仿真分析，证明了这个算法的性能和有效性。 本文另外一个最重要的创新点在于，在FPGA设计上，使用了系统级设计的思路，与Xilinx公司提供的软件能够很好的配合，在完成仿真后能够直接将代码转换成FPGA的网表文件或者硬件描述语言，大大简化了开发过程，缩短了系统的开发周期。
上传时间： 2013-06-20
上传用户：handless
本文着重研究用现场可编程门阵列(FPGA)来开发设计精插补芯片。选用Altera公司的Cyclone系列的EP1C3T144C8芯片设计了逐点比较法，数字积分法和比较积分法三种经典插补算法，并对各种算法模块进行了仿真验证。又设计了三个算法选通信号，将三种算法模块综合成了一个整电路。 在完成了FPGA内部三种算法的实现后，设计以一个STC单片机为粗插补处理器的FPGA实验开发系统，并制作了PCB板。实验开发系统板中设计了单片机程序下载和的FPGA下载配置电路，并且配有FPGA专用配置芯片，能实现FPGA上电自动配置。可用该实验系统板进行精插补芯片的设计与开发，以及对所完成设计的功能进行验证。 为验证所设计芯片的插补功能，编写了单片机粗插补程序，将产生的粗插补坐标增量发给FPGA进行插补实验，得到了理想的插补输出脉冲。又编写了单片机脉冲处理程序，读回了FPGA的输出脉冲，并由串口发送给PC机。最后通过编写PC机的串口通信程序以及根据插补脉冲绘图的程序，把FPGA的输出脉冲绘制成了插补轨迹图形。 最终绘图结果显示，在20M输入时钟频率下，由插补脉冲生成的插补轨迹图形正确，验证了本文设计的三种插补算法功能的正确性。本设计插补芯片达到了高速插补功能要求。
上传时间： 2013-04-24
上传用户：zgu489
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
