虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

第三代半导体

  • 基于FPGA的直扩通信系统的同步设计与实现.rar

    扩频通信技术因为具有较强的抗干扰、抗噪声、抗多径衰落能力、较好的保密性、较强的多址能力和高精度测量等优点,在军事抗干扰和个人通信业务中得到了很大的发展。尤其是基于扩频理论的CDMA通信技术成为国际电联规定的第三代移动通信系统的主要标准化建议后,标志着扩频通信技术在民用通信领域的应用进入了新阶段。 近年来,随着微电子技术和电子设计自动化(EDA)技术的迅速发展,以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用于数字信号处理领域。 本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统,该系统的实现涉及扩频通信和有关FPGA的相关知识,以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台,目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的扩频通信基带系统。 本论文中首先对扩频通信的基础理论做了探讨,着重对直序扩频的理论进行了分析;其次根据理论分析,设计了全数字直接序列扩频基带系统的结构,完成了扩频序列的产生、信息码的输入和扩频。重点完成了对基带扩频信号的相关解扩和几种同步捕获电路的设计,将多种专用芯片的功能集成在一片大规模FPGA芯片上。在论文中列出了部分模块的VHDL程序,并在QuartusⅡ仿真平台上完成各部分模块的功能仿真。

    标签: FPGA 直扩通信 同步设计

    上传时间: 2013-04-24

    上传用户:chenjjer

  • WCDMA系统下行同步原理与FPGA实现.rar

    同步是移动通信领域中的关键技术,是保障通信初始和进行的必要过程,对系统的性能影响重大。纵观移动通信系统的发展史,同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一,已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程,是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路,现场可编程门阵列(FPGA)既解决了全定制电路不能修改的不足,又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势,逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此,研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础,接着详细讨论了WCDMA主同步、辅同步和导频同步的原理,介绍了前两步同步的改进型算法和证明,并和传统相关算法在资源和实现复杂度方面进行了比较,给出了下行同步的浮点仿真结果和分析。之后,深入讨论了下行同步的FPGA (V4-SX-35)实现方案、运算流程和模块间的接口设计。最后,介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案,给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下,完成了FPGA的硬件设计和片上测试,达到了系统的性能指标。 @@关键词:WCDMA;同步;小区搜索;FPGA

    标签: WCDMA FPGA

    上传时间: 2013-04-24

    上传用户:wsm555

  • WCDMA下行链路同步的研究和FPGA实现.rar

    同步技术在许多通讯系统中都是至关重要的,而WCDMA作为第三代移动通信的标准之一,对其同步算法进行研究是非常必要的。FPGA在许多硬件实现中充当了很重要的角色,所以研究如何在FPGA上实现同步算法是非常具有实际意义的。 本文讨论了三步小区搜索的算法,仿真了其性能,并且对如何进行算法的FPGA移植展开了深入的讨论。 本文对三步小区搜索的算法按照算法计算量和运算速度的标准分别进行了比较和讨论,并以节省资源和运行稳定为前提进行了FPGA移植。最终在主同步中提出了改进型的PSC匹配滤波器算法,在FPGA上提出了采用指针型双口RAM的实现方式;在辅同步中提出了改进型PFHT算法并采用查表遍历算法判决,在FPGA上提出了用综合型逻辑方式来实现;在导频同步中采用了移位寄存器式扰码生成算法,并引入了计分制判决算法。 与以往的WCDMA同步的FPGA实现相比,本文提出的实现方案巧妙地利用了FPGA的并行运算结构,在XILINX的V4芯片上只用了500个slice就完成了整个小区搜索,最大限度地节省了资源,为小区搜索在FPGA中的模块小型化提供了途径。

    标签: WCDMA FPGA 下行链路

    上传时间: 2013-08-05

    上传用户:leileiq

  • 基于FPGA的Rake接收机的研究

    码分多址(CDMA)通信方式以其特有的抗干扰性、多址能力和多径分集能力,而成为第三代移动通信系统的主要技术。其中Rake接收技术是CDMA系统中的一项关键技术。随着通信技术的迅猛发展,Rake接收技术以其有效的抗衰落的能力一直是人们研究的热点。人们不断的对传统的Rake接收机进行改进,获得性能更佳的Rake接收机。FPGA技术的快速发展,也很大的改变了传统的数字系统设计的方法。FPGA以其庞大的规模、开发过程投资小、开发周期短、保密性好等优点,为人们对Rake接收机的研究提供了方便。 本文旨在设计一种功耗低、硬件实现相对简单的Rake接收机结构。首先,本文介绍了Rake接收的相关理论,对Rake技术的抗衰落性能进行了分析,然后,对各种Rake接收机进行了比较,最终提出了一种灵活配置的Rake接收机的改进方案,该方案采用了不同的缓冲器结构,能够更多的节约硬件资源,整个接收机的功耗更低。最后利用VerilogHDL语言对其中的主要模块进行编程设计,并在Xilinx公司的集成开发工具ISE6.1中进行仿真,仿真平台为Spartan-3系列中的XC3S1000芯片。仿真结果表明了所设计模块的正确性。所设计模块具有良好的可移植性,能够被相关的系统调用,本文所做工作有一定的实际意义。

    标签: FPGA Rake 接收机

    上传时间: 2013-06-21

    上传用户:gaorxchina

  • 软件无线电调制解调系统的研究及其FPGA实现

    软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构,被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是:构造一个开放性、标准化、模块化的通用硬件平台,并使宽带模数和数模转换器尽可能靠近天线,从而将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式,综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分,集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展,可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力,成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计,选择有代表性的16QAM和QPSK两种方式作为研究对象,采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后,着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时,在设计中成功地调用了Xilinx公司的IP核,实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构,因而硬件的调试和升级变得很容易,而内嵌CPU使信号处理过程可以用软件进行控制,充分体现了软件无线电的灵活性。 通过本论文的研究,初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性,并对将来的扩展问题进行了研究和讨论,为实现完整的软件无线电系统奠定了基础。

    标签: FPGA 软件无线电 调制解调

    上传时间: 2013-06-10

    上传用户:xhz1993

  • 基于ARMVxWorks的Web视频监控系统的研究和设计

    近年来,监控系统从鲜为人知的幕后走进了前台、走进了人们的生活,监控技术己从第一代全模拟系统发展到第三代完全数字化的阶段。目前,随着微处理器技术和计算机网络技术的进步,基于嵌入式Web的网络视频监控系统逐渐得到了人们的广泛关注,以网络为基础的数字视频监控系统已经发展成为视频监控系统发展的主流。 本文在分析视频监控的现状和发展趋势之后,针对当前视频监控系统的不足,结合市场应用前景设计了一种较好的远程视频监控的应用方案。该方案是在当前非常流行的ARM微处理器上,利用强实时操作系统VxWorks与高性能开源的嵌入式Web服务器和嵌入式数据库相结合,建立高效的、可及时响应的嵌入式视频监控服务器,该系统支持USB摄像设备、文件存储、数据库管理,具有较高的性价比。 论文详细阐述了视频监控系统软硬件的总体设计,主要致力于嵌入式操作系统在S3C2410开发板上的移植,深入研究了闪存文件系统TFFS、以太网卡的工作机制、VxWorks USB协议栈,并实现了硬件上对应的驱动程序。在嵌入式操作系统成功实现后,完成了嵌入式Web服务器GoAhead和嵌入式数据库Berkeley DB的移植。同时,在软件层次上设计和实现了基于Web视频监控的前端服务CGI程序的功能模块。 本系统是ARM技术、VxWorks操作系统、网络技术在嵌入式领域的综合应用,本系统可应用于交通控制、实时探测、安全检查等领域,并对视频监控在其他领域的应用有一定的参考价值。

    标签: ARMVxWorks Web 视频监控系统

    上传时间: 2013-04-24

    上传用户:fanghao

  • DVBH发射端信道内码和调制部分的FPGA设计和实现

    数字电视技术和超大规模深亚微米的系统级芯片设计技术是当前信息产业中最受关注的两个方向。它们的交叉就是数字电视应用中的一系列系统级芯片和超深亚微米专用集成电路。其中信道处理系统及其相关芯片更是集中了数字信号处理前向纠错编解码等数字电视传输的核心技术,成为设计和开发整个数字电视系统的关键之一。数字高清晰度电视(Digital HDTV)做为第三代电视标准,已成为当今世界高技术竞争的焦点,本文正是从这个交叉点上出发对DVB-H(Digital Video Broadcasting-Handheld)标准中所涉及的信道编码和调制部分进行了研究,重点分析了信道内编码部分的硬件优化实现。本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现,系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。同时对清华大学数字电视地面传输标准DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的关键技术做了研究,与DVB标准中的相关技术做了对比。 本文首先对DVB.H以及COFDM的相关理论进行介绍和研究。然后针对DVB-H信道编码调制器中的部分核心算法的FPGA设计和实现进行了详细的研究工作,包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的部分设计等。相应地对DVB-H信道解码解调器中的部分算法的FPGA设计的研究工作做了描述,包括符号解交织和比特解交织。同时对清华大学数字电视地面传输标准DMB-T外接收机中频域和时域解交织模块的FPGA设计实现做了描述。 笔者在项目中完成的主要工作有: (1)与项目组成员合作制定系统框架,划分模块。 (2)对所负责的模块,包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的算法进行研究并加以优化,建立软件仿真模型,进行FPGA设计,仿真和实现。

    标签: DVBH FPGA 发射端 信道

    上传时间: 2013-06-10

    上传用户:rockjablew

  • 卷积码在CDMA2000中的应用及其译码器FPGA实现

    数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码分为分组码与卷积码两类。卷积码的k0和n0较小,实现最佳译码与准最佳译码更加容易。卷积码运用广泛,被ITU选入第三代移动通信系统,作为包括WCDMA,CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构,对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析,并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处:(1)采用通用码表结构,支持可变码率;帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想,利用四个ACS模块并行运行,加快数据处理速度;在ACS模块中,将路径度量值存贮器的存储结构进行优化,防止数据读写的阻塞,缩短存储器读写时间,使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出,提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力,可以运行于40MHZ系统时钟下,内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性,可以方便地应用于CDMA2000移动通信系统。

    标签: CDMA 2000 FPGA 卷积码

    上传时间: 2013-06-24

    上传用户:lingduhanya

  • 软件无线电调制解调系统的研究及其FPGA实现

    软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构,被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是:构造一个开放性、标准化、模块化的通用硬件平台,并使宽带模数和数模转换器尽可能靠近天线,从而将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式,综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分,集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展,可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力,成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计,选择有代表性的16QAM和QPSK两种方式作为研究对象,采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后,着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时,在设计中成功地调用了Xilinx公司的IP核,实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构,因而硬件的调试和升级变得很容易,而内嵌CPU使信号处理过程可以用软件进行控制,充分体现了软件无线电的灵活性。 通过本论文的研究,初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性,并对将来的扩展问题进行了研究和讨论,为实现完整的软件无线电系统奠定了基础。

    标签: FPGA 软件无线电 调制解调

    上传时间: 2013-04-24

    上传用户:libenshu01

  • 深入了解数字示波器死区时间及其影响

    混合信号示波器 (MSO) 已成为 当今嵌入设备设计师的首选工具。 安捷伦科技公司 (前惠普公司) 于 1996年推出了首款MSO,并于近日 推出了第三代MSO。所有主要示波 器厂商现在都可提供混合信号示波 器。MSO在基础示波器功能中增加 了16 个或更多逻辑分析仪采集信 道,及串行总线触发和协议解码功 能,研发工程师和技术人员可更快 调试其混合信号设计。MSO可弥补 传统数字存储示波器 (DSO) 和当今 更加复杂的逻辑分析仪及串行总线 协议分析仪之间的差距。那么MSO 与传统DSO 相比,有哪些改善? 不 同厂商的MSO 之间的差别是什么?

    标签: 数字示波器 死区时间

    上传时间: 2013-04-24

    上传用户:huql11633