随着家用空调的普及应用，空调已日渐成为耗能大户。我国经济建设多年来高速发展，正面临能源日益紧张的问题，由于空调节能尚有空间，因此人们普遍关注空调节能技术。在家用空调的各种节能技术中，直流压缩机变频驱动是发展的主流方向。从驱动方式上看，直流压缩机可以采用方波控制或矢量控制。与方波控制相比，矢量控制的空调直流压缩机具有噪声低、振动小、效率高等特点，更加符合节能和环保的发展方向。 本文主要研究了适用于空调压缩机负载的无转子位置传感器永磁同步电机矢量控制方法。首先从电机的基本方程入手，详细推导了永磁同步电机矢量控制的数学模型。详细分析了各种电流控制策略特点，提出了采用适合直流压缩机驱动的MTPA控制方式。 其次提出了具有凸极效应的压缩机永磁同步电机的一种简化模型，得到了适用于IPMSM的滑模观测器，解决了IPMSM在αβ坐标系中应用滑模观测器困难的问题。针对压缩机运行特点，采用全维状态观测器方法，实现IPMSM反电动势的观测，根据反电动势计算出电机转子位置和转速，实现了无传感器矢量控制。本文详细分析了全维状态观测器的极点配置方法，通过将四个极点配置在相同位置，简轻了计算量，也便于实现。 第三，由于反电动势估算法在电机低转速下不能正确估算转子位置，无法正常闭环起动，本文提出了一种简单的用于直流压缩机的起动方法，实现了压缩机的可靠起动。同时在深入分析电机等效模型的基础上，给出了一种简单的电机参数测量方法，通过简单测量和计算，得到系统实现无传感器永磁同步电机矢量控制所需的电感、电阻及反电动势系数等关键参数。 最后通过MATLAB/Simulimk7.1仿真软件对基于滑模观测器和基于全维观测器的永磁同步电机矢量控制方法进行了仿真验证，设计了以TMS320F2403数字信号处理器为控制核心的直流压缩机矢量控制实验平台，并进行了大量的实验验证。仿真及实验结果证明了本文理论分析和所提方法的正确性，并已应用于实际的直流压缩机矢量控制系统。
上传时间： 2013-06-13
上传用户：xuanchangri
无线局域网(WLAN)是未来移动通信系统的重要组成部分。由于摆脱了有线连接的束缚，无线局域网具有移动性好、成本低以及网络传输故障少等诸多优点，得到了越来越广泛的发展与应用。正交频分复用(OFDM)技术具有抗多径衰落，频谱利用率高等优点，特别适合于无线环境下的高速数据传输，是高速无线局域网的首选技术之一。从IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM为基础。随着OFDM技术的普及以及下一代通信技术对OFDM的青睐，研究与实现应用于无线局域网的OFDM关键技术具有一定的意义。 本文首先介绍了WLAN的基本概念及相关协议标准和OFDM系统的工作原理，并描述了基于IEEE802，11a和IEEE802.11n标准的OFDM系统的数据帧结构以及系统参数。文中对OFDM传输系统的关键算法进行了详细的研究。然后以Xilinx公司的ISE10.1为软件平台，利用VHDL描述的方式，并以FPGA(现场可编程门阵列)芯片SPARTAN-3E为硬件平台，研究实现了适用于IEEE802.11a和IEEE802.11n的64点16bits复数块浮点结构的FFT模块，(2，1，7)卷积编码和维特比译码模块，以及分组检测和符号定时模块，并进行了仿真、综合、下载验证等工作。
上传时间： 2013-06-25
上传用户：cee16
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
上传时间： 2013-07-15
上传用户：shen007yue
相对于JPEG中二维离散余弦变换(2DDCT)来说，在JPEG2000标准中，二维离散小波变换(2DDWT)是其图像压缩系统的核心变换。在很多需要进行实时处理图像的系统中，如数码相机、遥感遥测、卫星通信、多媒体通信、便携式摄像机、移动通信等系统，需要用芯片实现图像的编解码压缩过程。虽然有许多研究工作者对图像处理的小波变换进行了研究，但大都只偏重算法研究，对算法硬件实现时的复杂性考虑较少，对图像处理的小波变换硬件实现的研究也较少。 本文针对图像处理的小波变换算法及其硬件实现进行了研究。对文献[13]提出的“内嵌延拓提升小波变换”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法进行仔细分析，提出一种基于提升方式的5/3小波变换适合硬件实现的算法，在MATLAB中仿真验证了该算法，证明其是正确的。并设计了该算法的硬件结构，在MATLAT的Simulink中进行仿真，对该结构进行VHDL语言的寄存器传输级(RTL)描述与仿真，成功综合到Altera公司的FPGA器件中进行验证通过。本算法与传统的小波变换的边界处理方法比较：由于将其边界延拓过程内嵌于小波变换模块中，使该硬件结构无需额外的边界延拓过程，减少小波变换过程中对内存的读写量，从而达到减少内存使用量，降低功耗，提高硬件利用率和运算速度的特点。本算法与文献[13]提出的算法相比较：无需增加额外的硬件计算模块，又具有在硬件实现时不改变原来的提升小波算法的规则性结构的特点。这种小波变换硬件芯片的实现不仅适用于JPEG2000的5/3无损小波变换，当然也可用于其它各种实时图像压缩处理硬件系统。
上传时间： 2013-06-13
上传用户：jhksyghr
针对RS-485 接口收发电路的特点，讨论RS-485 总线在Polling 和CSMA/CD 通信方式中死锁检测和解除死锁的方法。该方法同样适用于RS-422 接口。
上传时间： 2013-04-24
上传用户：01010101
适用于PLC初学者，介绍详细，操作简单，使用广泛。是很好的软件说明材料
标签： plc
上传时间： 2013-07-12
上传用户：Huge_Brother
变电站电压无功综合控制是通过自动调节有载变压器的分接头和投切并联补偿电容器组来实现的，它是确保电压质量和无功平衡、提高供电网可靠性和经济性的重要措施。采用九区图控制策略的电压无功综合控制，实际运行时存在着频繁调节变压器分接头和投切电容器组的缺陷，甚至可能会出现震荡现象。 本文针对上述不足，根据有功功率和无功功率的负荷预测曲线，以降损收益最大为适配值函数，以电压约束、电气极限约束和控制约束为约束条件，提出了一种改进的禁忌搜索算法。引入最低收益阈值来限制调节次数的增加，在此基础上建议了一种确定最佳调整次数的方法。还建议了一种有约束线性最小二乘算法，基于变电站内的量测数据以及变压器的参数来估计系统电压和系统阻抗参数。算例结果表明建议的方法是可行的，并且具有可以有效地减少调节次数的特点。基于ARM的LPC2292微控制器和嵌入式实时操作系统(μC/OS-II)，采用ADS1.2开发工具进行编程，实现了变电站内电压无功综合控制功能。软件模块开发主要包括：嵌入式实时操作系统(μC/OS-II)和图形用户界面GUI移植，数据读取任务，数据处理任务，电压无功控制任务，基于GPRS/CDMA的通讯任务、键盘扫描和液晶显示任务等。采用信号发生器产生电能信号，采用继电器的动作模拟变压器分接头档位的调节和电容器组的投切，构建了一个变电站内的电压无功控制模拟测试台，对提出的设计方案进行了全面的功能测试，测试结果表明提出的设计方案是可行的。
上传时间： 2013-04-24
上传用户：pinksun9
嵌入式系统产品开发现已成为IT产业的主流发展方向之一，在不同应用领域的嵌入式系统产品开发中，都涉及到的一个共性关键技术是：嵌入式系统开发平台的研究与设计。 本文密切结合实际科研项目，采用软、硬件协同设计的研究方法，设计了一套基于ARM微处理器架构的嵌入式系统开发平台，为应用系统的开发者完成了大部分共性的底层设计工作，并针对现代酒店客房管理与控制系统的功能要求，以此平台为基础，开发了一个楼层机控制系统，并成功运用于深圳某国际大酒店的客房控制系统中，验证了本文研发成果的有效性和推广应用价值。 论文首先分析了当前国内外嵌入式系统的研究现状，然后研究了基于S3C44BOX开发板的硬件设计和实现过程，分别给出了电源模块、MCU核心模块、存储器模块、I/O接口模块、通信接口模块、调试以及系统扩展接口等主要模块的设计方法和电气原理图；使用CPLD实现了多功能JTAG调试器，在SDT环境下完成了硬件调试工作；研究了嵌入式操作系统的移植技术，针对VxWorks操作系统下载与应用，开发了适用于S3C44BOX的板级支持包，成功完成了BootRom和VxWorks两种映像的生成和加载；在论文的最后，研究了本平台在酒店客房控制系统中的实际应用方法，设计其作为楼层机的实现方案，讨论了网络通信与控制的工作原理，并给出了主要程序的流程图。
上传时间： 2013-06-02
上传用户：banyou
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
