Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
稳频技术资料
📦 资源总数：4440
💻 源代码：5783
🔥 稳频热门资料
查看全部4440个资源 »有关时频分析做三维图形的源程序
有关时频分析做三维图形的源程序，该程序可以绘出信号，频率，以及时频三维图形，对信号的特性分析可以较好把握！...
时频分析工具
时频分析工具，自编的小程序，可以进行fft变换，和一些信号分析。...
vhdl语言写的基数分频器
vhdl语言写的基数分频器，多平台，通过MODESIM仿真...
多数位分频器.............................................可直接编译
多数位分频器.............................................可直接编译...
💻 稳频源代码
查看更多 »📂 稳频资料分类