Viterbi编解码器的完整vhdl代码
论文格式,内含Viterbi编解码器的完整vhdl代码,文件为.nh格式...
论文格式,内含Viterbi编解码器的完整vhdl代码,文件为.nh格式...
基于CPLD-FPGA的半整数分频器的设计,用于设计EDA...
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。\r\n...
半整数分频器电路的VHDL源程序,供大家学习和讨论。\r\n...
JTAG仿真器CPLD...
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2...
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA...
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用...
Protel99画的一款四层工控板内容详细,使用方便...
D-06 ALLEGRO 是通用型的GSM拨号器和控制器,它既可以用于家庭又可以用于工业自动控制,用于安全防范或远程数据传输工程,触发任何一个输入端将会使得该装置以短信的方式发送报告到已编...