虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

移位寄存器

在数字电路中,移位寄存器是一种在若干相同时间脉冲下工作的以触发器为基础的器件,数据以并行或串行的方式输入到该器件中,然后每个时间脉冲依次向左或右移动一个比特,在输出端进行输出。这种移位寄存器是一维的,事实上还有多维的移位寄存器,即输入、输出的数据本身就是一些列位。实现这种多维移位寄存器的方法可以是将几个具有相同位数的移位寄存器并联起来。
  • 在AD9981上实现自动失调功能

    AD9981是首款集成自动失调功能的显示电子器件(DEPL)。自动失调功能通过计算所需的失调设置来工作,从而在箝位期间产生给定的输出代码。当自动失调使能时(寄存器0x1B:5 = 1),寄存器0x0B-0x10的设置由自动失调电路用作期望的箝位代码(或目标代码),而非失调值。电路会在箝位后(但仍在“后肩”期间)输出代码和目标代码作比较,然后上调或下调失调以进行补偿。在自动失调模式下,目标代码为11位二进制补码字,并将0x0B位7用作红色通道的符号位(0x0D位7用于绿色通道,0x0F位7用于蓝色通道)。

    标签: 9981 AD 自动失调

    上传时间: 2014-12-23

    上传用户:glxcl

  • 在AD9880上实现自动失调功能

    AD9880集成自动失调功能。动失调功能通过监控各ADC在箝位期间的输出并计算所需的失调设置来工作,从而产生给定的输出代码。当自动失调功能使能时(寄存器0x1C:7= 1),“目标代码”寄存器(0x09、0x0B、0x0D)中的设置由自动失调电路用作期望的箝位代码。电路会在箝位后(但仍在“后肩”期间)对比输出代码和目标代码,然后上调或下调失调以进行补偿。在自动失调模式下,失调寄存器(0x08、0x0A、0x0C)均为8位二进制补码字格式,各对应寄存器的位7为符号位。

    标签: 9880 AD 自动失调

    上传时间: 2013-10-22

    上传用户:wanghui2438

  • 在AD9980上实现自动失调功能

    AD9980集成自动失调功能。自动失调功能通过计算所需的失调设置来工作,从而在箝位期间产生给定的输出代码。当自动失调使能时(寄存器0x1B:5 = 1),寄存器0x0B至0x10的设置由自动失调电路用作期望的箝位代码(或目标代码),而非失调值。电路会在箝位后(但仍在后沿箝位期间)对比输出代码和目标代码,然后上调或下调失调以进行补偿。在自动失调模式下,目标代码为11位二进制补码字,并将0x0B位7用作红色通道的符号位(0x0D位7用于绿色通道,0x0F位7用于蓝色通道)。

    标签: 9980 AD 自动失调

    上传时间: 2013-10-24

    上传用户:zl5712176

  • ADC采样信息ADM1275、ADM1276、ADM1075

    ADM1275、ADM1276和ADM1075均共用同样的基本模数转换器(ADC)内核和PMBus接口。这些器件在平均计算和ADC寄存器更新方面存在一些细微差异。从ADM1275、ADM1276或ADM1075器件快速读取数据时,也需要考虑一些因素和限制。本应用笔记介绍了每种器件的ADC操作,以及如何将其数据速率提到最高(如需要)。

    标签: ADM 1275 1075 1276

    上传时间: 2013-10-09

    上传用户:agent

  • 寄存器和环路滤波器的设计

    The MAX2870 ultra-wideband phase-locked loop (PLL) and voltagecontrol oscillator (VCO) can operate in both integer-N and fractional-Nmodes, similar to the Analog Devices ADF4350 wideband synthesizer.This application note compares the MAX2870 and ADF4350 registers andloop filter design in detail. Users who already familiar with ADF4350 canuse this application note as a quick design reference.

    标签: 寄存器 环路滤波器

    上传时间: 2014-12-23

    上传用户:变形金刚

  • ADV7511 HDCP 1.1使能_禁用选项

    ADV7511 HDMI®发送器支持HDCP 1.1特性;然而,业界对如何正确实现HDCP 1.1的某些特性,特别是增强链路验证(Pj校验),存在一些误解。由于对实现方法存在不同的解释,ADI公司给ADV7511增加了一个HDCP 1.1特性禁用选项。版本ID(主寄存器映射的寄存器0x00) 为0x14的ADV7511器件提供此选项。在以前版本的ADV7511中,如果接收器在其HDCP响应中显示支持HDCP 1.1特性,则ADV7511自动调用此(Pj校验)协议。HDCP 1.1特性禁用选项允许用户通过置位I2C寄存器位来禁用Pj校验。  

    标签: 7511 HDCP ADV 1.1

    上传时间: 2013-10-26

    上传用户:changeboy

  • AN-1064了解AD9548的输入基准监控器

      如AD9548数据手册所述,AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器,判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期,并声明信号是过慢还是过快,即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考监控器将既不快也不慢的参考时钟信号视为正确,但仍会通过AD9548参考验证逻辑进一步审查。由于八个参考监控器全部相同,图1仅显示其中之一。然而应注意,所有八个参考监控器共用相同的采样时钟和用户提供的系统时钟周期值(TSYS)。

    标签: 1064 9548 AN AD

    上传时间: 2014-12-23

    上传用户:23333

  • 锁相环频率合成器-ad9850激励

    用ad9850激励的锁相环频率合成器山东省济南市M0P44 部队Q04::00R 司朝良摘要! 提出了一种ad9850和ad9850相结合的频率合成方案! 介绍了ad9850芯片ad9850的基本工作原理" 性能特点及引脚功能! 给出了以1!2345 作为参考信号源的锁相环频率合成器实例! 并对该频率合成器的硬件电路和软件编程进行了简要说明#关键词! !!" 锁相环频率合成器数据寄存器

    标签: 9850 ad 锁相环 激励

    上传时间: 2013-10-18

    上传用户:hehuaiyu

  • DRAM内存模块的设计技术

    第二部分:DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲(Unbuffered)内存模块的时序分析.......................................1493.2 带寄存器(Registered)的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源,参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种:SDR,DDR,RAMBUS。其中,RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨,本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR,它们都被称为同步动态内存,其核心技术是一样的。只是DDR 在某些功能上进行了改进,所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate,也就是双倍的数据传输率,但是其时钟频率没有增加,只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

    标签: DRAM 内存模块 设计技术

    上传时间: 2014-01-13

    上传用户:euroford

  • 8位LED恒流驱动芯片具错误侦测功能

      DM11C 是专为LED 显示应用所设计的沈入电流式恒流驱动芯片。内建移位缓存器,数据锁存器,以及恒流电路组件于硅CMOS 芯片上。8 个输出通道的电流可由一外挂电阻调整。内建开/短路侦测电路组件帮助使用者侦测LED 异常(开路与短路)。系统可藉由读回串行输出端的侦测数据与原始数据进行比对以判定哪一通道发生异常。过温断电功能则可保护芯片避免在高温环境使用下而毁损

    标签: LED 8位 恒流驱动芯片 错误

    上传时间: 2013-11-09

    上传用户:zw380105939