STM8S105xx_中文资料：这本数据手册描述了STM8S105xx基础型系列单片机的特点、引脚分配、电气特性、机械特性和订购信息。 如果需要关于STM8S单片机存储器、寄存器和外设等的详细信息，请参考STM8S系列单片机参考手册(RM0016) 。 如果需要关于内部Flash存储器的编程、擦除和保护的信息，请参考STM8S闪存编程手册(PM0051) 。 如果需要关于调试和SWIM(single wire interface module单线接口模块)，请参考STM8SWIM 通信协议和调试模块用户手册(UM0470) 。 如果需要关于STM8 内核的信息，请参考STM8 CPU编程手册(PM0044) 。
上传时间： 2013-11-03
上传用户：JasonC
常见问题数据采集控制系统的组成？ 1、变送器和执行器 2、信号调理器3、数据采集控制硬件4、计算机软件 选择数据采集卡要从那几个方面进行考虑？ 1、通道的类型及个数2、差分或单端输入3、采样速度4、精度要求 名词解释单端输入方式：各路输入信号共用一个参考电位，即各路输入信号共地，这是最常用的接线方式。使用单端输入方式时，地线比较稳定，抗干扰能力较强。 双端输入方式：各路输入信号各自使用自己的参考电位，即各路输入信号不共地。如果输入信号来自不同的信号源，而这些信号源的参考电位(地线)略有差异，可考虑使用这种接线方式。 单极性信∶号输入信号相对于模拟地电位来讲,只偏向一侧,如输入电压为0～10V。双极性信号∶输入信号相对于模拟地电位来讲,可高可低,如输入电压为-5V～+5V。 A/D转换速率∶表明A/D转换芯片的工作速度。 初始地址∶使用板卡时，需要对卡上的一组寄存器进行操作，这组寄存器占用数个连续的地址，一般将其中最低的地址值定为此卡的初始地址。
上传时间： 2014-01-13
上传用户：sy_jiadeyi
重大消息:完美NRF24L01+的代替面世了,SI24R1,它与NORDIC 的 NRF24L01+是完全兼容的（SPI 的操作时序，寄存器定义，工作状态 图），可以相互通信，支持NRF24L01+的所有通信功能。Si24R 完全 PIN 对PIN 替换NORDIC 的NRF24L01+ ,只要在原来焊NRF24L01P 的 位置上焊上SI24R1，就可以正常通信，SI24R1 还可以与NRF24L01P 相互通信，最大功率做到7DB，灵敏度更高，功耗更低，价格更廉. 为广大NORDIC 的用户节约了不少的生产成本!
上传时间： 2014-01-15
上传用户：ks201314
为解决现Z-Stack定位程序代码量大，结构复杂等问题，提出一种基于TinyOS的CC2430定位方案。在分析TinyOS组件架构基础上，设计实现盲节点、锚节点与汇聚节点间的无线通信以及汇聚节点与PC机的串口通信。在此基础上实现PC对各锚节点RSSI（Received Signal Strength Indicator）寄存器值的正确读取，确定实验室环境下对数-常态无线传播模型的具体参数，并采用质心算法来提高定位精度。实验显示，在由四个锚节点组成的4.8×3.6 m2矩形定位区域中，通过RSSI质心定位算法求得的盲节点坐标为（2.483 1，1.018 5），实际坐标为（2.40，1.20），误差为0.199 6 m，表明较好地实现对盲节点的定位。
上传时间： 2013-10-21
上传用户：whymatalab2
本应用手册阐述了此方案的设计理念，RF1A寄存器，以及WOR功能的时序。同时详细介绍了CC430F613x和CC430F513x等子系列的特殊用例，并将其归档。通过在CC430F613x和CC430F513x子系列上使用WOR的应用实例，本应用手册给出结论。
上传时间： 2013-11-15
上传用户：a471778
14.1本章导读所有LPC1300系列Cortex-M3微控制器的16位定时器块都相同。14.2基本配制CT16B0/1采用以下寄存器进行配制：1）管脚：CT16B0/1管脚必须通过IOCONFIG寄存器块进行配制（见“I/O配制寄存器IOCON_PIOn”小节）。2）功率与外设时钟：在SYSAHBCLKCTRL寄存器中置位位7与位8（见表“系统AHB时钟控制寄存器位描述”）。
上传时间： 2013-11-16
上传用户：liuwei6419
简单电子琴的51单片机程序 #include<reg51.h> //包含51单片机寄存器定义的头文件 sbit P14=P1^4; //将P14位定义为P1.4引脚 sbit P15=P1^5; //将P15位定义为P1.5引脚 sbit P16=P1^6; //将P16位定义为P1.6引脚 sbit P17=P1^7; //将P17位定义为P1.7引脚 unsigned char keyval; //定义变量储存按键值 sbit sound=P2^0; //将sound定义为P2.0 unsigned int C; //全局变量，储存定时器的定时常数 unsigned int f; //全局变量，储存音阶的频率 //以下是C调低音的音频宏定义 #define l_dao 262 //将“l_dao”宏定义为低音“1”的频率262Hz #define l_re 294 //将“l_re” 宏定义为低音“2”的频率294Hz #define l_mi 330 //将“l_mi” 宏定义为低音“3”的频率330Hz #define l_fa 349 //将“l_fa” 宏定义为低音“4”的频率349Hz #define l_sao 392 //将“l_sao”宏定义为低音“5”的频率392Hz #define l_la 440 //将“l_la” 宏定义为低音“6”的频率440Hz #define l_xi 494 //将“l_xi” 宏定义为低音“7”的频率494Hz //以下是C调中音的音频宏定义 #define dao 523 //将“dao”宏定义为低音“1”的频率Hz #define re 587 //将“re” 宏定义为低音“2”的频率Hz #define mi 659 //将“mi” 宏定义为低音“3”的频率Hz #define fa 698 //将“fa” 宏定义为低音“4”的频率Hz #define sao 784 //将“sao”宏定义为低音“5”的频率Hz #define la 880 //将“la” 宏定义为低音“6”的频率Hz #define xi 988 //将“xi” 宏定义为低音“7”的频率Hz
上传时间： 2013-11-09
上传用户：tian126vip
//------------------------------------------------------------------------------------//此程序为ADC转换程序，可以选择向ADC0BUSY写1或用定时器0,1,2,3作为ADC的启动信号。////------------------------------------------------------------------------------------//头文件定义//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定义16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局变量定义//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定义常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定义函数//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看门狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //选择相应的启动方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此处设断点，观察ADCRESULT的结果 } }
上传时间： 2013-10-13
上传用户：SimonQQ
基于VHDL的FPGA和Nios II 实例精炼【作者：刘福奇；出版社：北京航空航天大学出版社】（本书优酷视频地址：http://www.youku.com/playlist_show/id_5882081.html） 内容简介：本书分为4个部分：Quartus Ⅱ软件的基本操作、VHDL语法介绍、FPGA设计实例和Nios Ⅱ设计实例；总结了编者几年来的FPGA设计经验，力求给初学者或是想接触这方面知识的读者提供一种快速入门的方法；适合电子相关专业的大学生、FPGA的初学者以及对FPGA有兴趣的电子工程师。初学者可以按照步骤学习。本书中提及到时间计算问题，不光提出有时间戳的方法， 还介绍了一种通过读取定时器的寄存器来计算时间的方法。其实，有人认为，本书最好的部分是：DMA的实现说明（本书从3个方面讲述了DMA的使用）。现在学习Verilog HDL的人或许比较多，但是用VHDL的人可以学习下，这本书还是很不错的。
上传时间： 2014-07-10
上传用户：米米阳123
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2014-12-04
上传用户：cppersonal
