ＳＰＩ总线与ＣＰＬＤ之间的通信程序，可实现ＳＰＩ串行输入，通过移位寄存器后并行输出
上传时间： 2013-12-16
上传用户：1583060504
。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能，从数学上分析了其性能及其与FIR 滤波器的关系，从频域上展示了其本质。并讨论其内部寄存器的最小位宽与溢出保护，最后介绍了抽取器与内插器分 别在FPGA上的一般实现方法，并指出了一些提高实现性能的措施与建议
上传时间： 2016-05-20
上传用户：784533221
P89V51RD2具有一个可编程的看门狗定时器（WDT），可用于系统故障安全保护，防止软件死锁和自动恢复。WDT在CPU落入软件运行失控的情况下可作为一种恢复的方法。P89V51RD2有两个特殊功能寄存器WDTC（地址0xC0）和WDTD（地址0x85）用于看门狗功能，有关这两个寄存器的详细注解参见
上传时间： 2016-06-12
上传用户：huql11633
时钟程序，spi送数，显示是8个数码管，接8的移位寄存器。时间从00 00 00 到 23 59 59
标签： 时钟程序
上传时间： 2014-01-13
上传用户：tb_6877751
时钟程序，spi送数，显示是8个数码管，接8的移位寄存器。时间从00 00 00 到 23 59 59
标签： 时钟程序
上传时间： 2016-06-17
上传用户：tonyshao
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0（内有数据）则便要开始进行数据串行传输，传出数据为8位，连同启动信号“0”共需9位的发送计数，以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节，同时令起始信号为0，送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端，并令Treg[]作算术右移运算，依次将Treg[]的D7-D0通过D0移到TxD端输出，直到第9位时停止移位，并将停止位TxD=0发送而结束一个8位数据的发送。
上传时间： 2016-06-23
上传用户：kristycreasy
8通道24位AD转换器ADS1218操作函数，包含寄存器设置和flash操作。
上传时间： 2013-12-26
上传用户：wendy15
将双字节16进制数转换为可用于数码管显示用的7段码，直接输入移位寄存器即可正常显示。附带注释，经验证完全可用。
上传时间： 2013-12-03
上传用户：asdkin
目前国内变频器使用最多的两款DSP芯片的ADC程序，芯片种类 TMS320LF2407 TMS320F240, 内含两款芯片的寄存器头文件、cmd文件等。其他关键词 pwm svpwm
上传时间： 2013-12-29
上传用户：yzy6007
SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
上传时间： 2013-12-22
上传用户：lijinchuan
