简单电子琴的51单片机程序 #include<reg51.h> //包含51单片机寄存器定义的头文件 sbit P14=P1^4; //将P14位定义为P1.4引脚 sbit P15=P1^5; //将P15位定义为P1.5引脚 sbit P16=P1^6; //将P16位定义为P1.6引脚 sbit P17=P1^7; //将P17位定义为P1.7引脚 unsigned char keyval; //定义变量储存按键值 sbit sound=P2^0; //将sound定义为P2.0 unsigned int C; //全局变量，储存定时器的定时常数 unsigned int f; //全局变量，储存音阶的频率 //以下是C调低音的音频宏定义 #define l_dao 262 //将“l_dao”宏定义为低音“1”的频率262Hz #define l_re 294 //将“l_re” 宏定义为低音“2”的频率294Hz #define l_mi 330 //将“l_mi” 宏定义为低音“3”的频率330Hz #define l_fa 349 //将“l_fa” 宏定义为低音“4”的频率349Hz #define l_sao 392 //将“l_sao”宏定义为低音“5”的频率392Hz #define l_la 440 //将“l_la” 宏定义为低音“6”的频率440Hz #define l_xi 494 //将“l_xi” 宏定义为低音“7”的频率494Hz //以下是C调中音的音频宏定义 #define dao 523 //将“dao”宏定义为低音“1”的频率Hz #define re 587 //将“re” 宏定义为低音“2”的频率Hz #define mi 659 //将“mi” 宏定义为低音“3”的频率Hz #define fa 698 //将“fa” 宏定义为低音“4”的频率Hz #define sao 784 //将“sao”宏定义为低音“5”的频率Hz #define la 880 //将“la” 宏定义为低音“6”的频率Hz #define xi 988 //将“xi” 宏定义为低音“7”的频率Hz
上传时间： 2013-11-09
上传用户：tian126vip
//------------------------------------------------------------------------------------//此程序为ADC转换程序，可以选择向ADC0BUSY写1或用定时器0,1,2,3作为ADC的启动信号。////------------------------------------------------------------------------------------//头文件定义//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定义16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局变量定义//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定义常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定义函数//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看门狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //选择相应的启动方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此处设断点，观察ADCRESULT的结果 } }
上传时间： 2013-10-13
上传用户：SimonQQ
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2014-12-04
上传用户：cppersonal
X9241概述X9241是XICOR公司生产的、把4个E2POT数字电位器集成在单片的CMOS集成电路上的一种数字电位器。它包含4个电阻阵列，每个阵列包含63个电阻单元，在每个单元之间和2个端点之间都有被滑动单元访问的抽头点。滑动单元在阵列中的位置由用户通过2线串行总线接口控制。每个电阻阵列与1个滑动端计数寄存器（WCR）和4个8位数据寄存器联系在一起。这4个数据寄存器可由用户直接写入和读出。WCR的内容控制滑动端在电阻阵列中的位置，其功能框图如图1所示。X9241工作原理 X9241支持双向总线的定向规约，是一个从属器件。它的高4位地址为0101（器件类型辨识符），低4位地址由A3~A0输入端状态决定。在SDA线上的数据只有在SCL为低期间才能改变状态。当SCL为高时，SDA状态的改变用来表示开始和终止条件（开始条件：SCL为高时，SDA由高至低的跳变；终止条件：SCL为高时，SDA由低至高的跳变）。送给X9241的所有命令都由开始条件引导，在其后输出X9241从器件的地址。X9241把串行数据流与该器件的地址比较，若地址比较成功，则作出一个应答响应。送到X9241的下一个字节包括指令及寄存器指针的信息，高4位为指令，低4位用来指出4个电位器中的1个及4个辅助寄存器中的1个。
上传时间： 2014-01-18
上传用户：黄酒配奶茶
直线、圆等图形函数的汇编语言实现 本例所用的绘图函数均采用堆栈的方法传递参数，可以和C语言接口。画点的函数采用直接写显存的方法。为了直接由CPU数据确定像素颜色，而不使用位屏蔽寄存器或置位/重置寄存器，采用了VGA的写模式2方式。直线和圆的算法均采用Bresenham算法实现，其实现过程及堆栈状态均有较详细的说明。最后，将绘图函数用宏封装了起来，便于主程序中调用。当然，主程序中也可直接将参数压入堆栈。其实在较高版本的编译程序中，可以用PROTO伪指令定义函数原型，再用INVOKE伪指令调用。
上传时间： 2013-12-20
上传用户：hgy9473
//串行驱动led显示， //一个74hc595位移寄存器驱动三极管驱动led位， //两个74hc595驱动led段，方式位5位x8段x2=10个数码管 //5分频，每次扫描时间位1.25ms //定义特殊符号
上传时间： 2015-03-30
上传用户：海陆空653
交通灯： 1. 因为本设计是交通灯的控制，所以要先了解实际交通灯的变化规律。假设一个十字路口为东西南北走向。初始状态0为东西红灯，南北红灯。然后转状态1南北绿灯通车，东西红灯。过一段时间转状态2，南北绿灯闪几次转亮黄灯，延时几秒，东西仍然红灯。再转状态3，东西绿灯通车，南北红灯。过一段时间转状态4，东西绿灯闪几次转亮黄灯，延时几秒，南北依然红灯。最后循环至状态1。 2. 双色LED是由一个红色LED管芯和一个绿色管芯封装在一起，公用负端。当红色正端加高电平，绿色正端加低电平，红灯亮；红色正端加低电平，绿色正端加高电平，绿灯亮；两端都加高电平，黄灯亮。 急救车和交通灯： 中断服务程序的关键是：1. 保护进入中断时的状态，并在推出中断之前恢复进入时的状态；2. 必须在中断程序中设定是否允许中断重入，即设置EX0位。 本设计使用了INT0中断，一般中断程序进入时应保护 PSW，ACC以及中断程序使用但非其专用的寄存器。本设计中的INT0程序保护了PSW，ACC，2等三个寄存器并且在退出前恢复了这三个寄存器。另外中断程序中涉及到关键数据的设置时应关中断，及设置时不允许重入。本设计中没有涉及这种情况。 name:trled1.asm trled2.asm
上传时间： 2014-01-05
上传用户：凌云御清风
CAN的调试程序。CAN的初始化重要包括下面几个方面。RXB0SIDH，RXB0SIDL，RXB0MIDH，RXB0MIDL。这是接收过滤器。TXB0SIDH，TXB0SIDL，TXB0DLC，这是发送标志位。还有波特率寄存器。操作模式为 正常模式。
上传时间： 2013-12-22
上传用户：dsgkjgkjg
利用8031串行口，和并行输出串行移位寄存器74LS164，扩展一位数码显示在数码显示器上循环显示0-9这10个数字
上传时间： 2014-01-20
上传用户：三人用菜
ATmega128L单片机 数据手册 ATmega128L微控制器，它是采用低功耗COMS工艺生产的基于RISC结构的8位微控制器，是目前AVR系列中功能最强大的单片机。AVR核将32个工作寄存器和丰富的指令集联结在一起，所有的工作寄存器都与ALU直接相连，实现了在一个时钟周期内执行单条指令的同时访问两个独立寄存器的操作，具有良好的性价比。
上传时间： 2013-12-26
上传用户：skhlm
