60秒秒表设计 60秒秒表设计,可暂停和分段计数等,所有功能是利用verilog HDL来描述,最后下载到CPLD/FPGA才能运行。... 📅 2017-06-08 👤 1159797854 秒表设计
数码管显示秒表(汇编),用动态扫描的方式进行显示 数码管显示秒表(汇编),用动态扫描的方式进行显示,减少IO口... 📅 2014-01-10 👤 z1191176801 数码管显示 动态扫描 汇编 方式