verilog设计经验点滴 因为Verilog是一种硬件描述语言
verilog设计经验点滴 因为Verilog是一种硬件描述语言,所以在写Verilog语言时,首先要有所要写的module在硬件上如何实现的概念,而不是去想编译器如何去解释这个module
2013-12-14
140