固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质,不需要浪费大量的寻道时间,因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构,因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展,固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景,通过可编程逻辑器件FPGA,基于ATA协议并使用硬件编程语言verilog,设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作,从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一:论文从固态硬盘的基本结构出发,分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求,并概括了IDE控制器设计的要点和难点;第二:论文设计了IDE控制器的总体功能框架,将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块,并分析了各个子功能模块的基本工作原理和具体功能设计;第三:论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码,同时给出了主要子功能模块的时序仿真图;最后,论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现,并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析,验证了本论文设计的正确性。
上传时间: 2013-07-31
上传用户:liangrb
并行总线PATA从设计至今已快20年历史,如今它的缺陷已经严重阻碍了系统性能的进一步提高,已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线,采用点对点方式进行数据传输,内置数据/命令校验单元,支持热插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用,但国内尚无独立研发的面向FPGA的SATAIP CORE,在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析,建立了SATA IP CORE的层次结构,将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层;介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片;在此基础上着重阐述协议IP CORE的设计,并对各个部分的设计予以分别阐述,并编码实现;最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路;设计满足协议需求、适合FPGA设计的并行结构,实现了多状态机的协同工作:在高速设计中,使用了流水线方法进行并行设计,以提高速度,考虑到系统不同部分复杂度的不同,设计采用部分流水线结构;采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试,使得调试工作方便快捷、测试数据准确;严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明,本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点,在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计,将使开发变得方便快捷,更能够适应市场需求。
上传时间: 2013-06-21
上传用户:xzt
高速大容量数据采集存储技术在通信、航天、气象、雷达等多个领域中拥有着广泛应用。各领域科技与信息技术不断发展,对数据的采集和传输速率要求越来越高,对数据存储的速度和容量要求也越来越高。高速数据存储主要包括存储介质选取、存储器控制、数据存储和总线应用等,如何实时、高速、连续大量地采集存储数据是一个关键性问题。 本文设计了一种基于FPGA控制的高速数据采集存储系统。该系统选用符合ATA-6规范的IDE硬盘作为数据存储介质,采用RAID0配置的磁盘阵列形式,并配合板载的128MB内存实现对数据的高速大容量稳定存储。 该磁盘阵列同时管理五个IDE硬盘,平均数据流达到250MB/s,峰值传输速率达到500MB/s,也可以扩展更多硬盘构成大容量的磁盘阵列。系统采用PCI-9054桥芯片与计算机连接,可同时存储四路AD数据,可以通过人机交互界面实时监控数据采集情况,在计算机上实现整个磁盘阵列的实时控制。
上传时间: 2013-06-14
上传用户:2404
自香农先生于1948年开创信息论以来,经过将近60年的发展,信道编码技术已经成为通信领域的一个重要分支,各种编码技术层出不穷。目前广泛研究的低密度奇偶校验(LDCP)码是由R.G.Gallager先生提出的一种具有逼近香农限性能的优秀纠错码,并已在数字电视、无线通信、磁盘存储等领域得到大量应用。 目前数字电视已经成为最热门的话题之一,用手机看北京奥运,已经成为每一个中国人的梦想。最近两年我国颁布了两部与数字电视有关的通信标准,分别是数字电视地面传输标准(DMB-TH)和移动多媒体(CMMB)即俗称的手机电视标准。数字电视正与每个人走得越来越近,我国预期在2015年全面实现数字电视并停止模拟电视的播出。作为数字电视标准的核心技术之一的前向纠错码技术已经成为众多科研单位的研究热点,相应的编解码芯片更成为重中之重。在DMB-TH标准中用到了LDPC码和BCH码的级联编码方式,在CMMB标准中用到了LDPC码和RS码的级联编码方式,在DVB-S2标准中用到了LDPC码和BCH码的级联编码方式。 本论文以目前最重要的三个与数字电视相关的标准:数字电视地面传输标准(DMB-TH)、手机电视标准(CMMB)以及数字卫星电视广播标准(DVB-S2)为切入点,深入研究它们的编码方式,设计了这三个标准中的LDPC码编码器,并在FPGA上实现了前两个标准的编码芯片,实现了DMB-TH标准中0.4、0.6以及0.8三种码率的复用。在研究CMMB标准中编码器设计时,提出一种改进的LU分解算法,该分解方式适合任意的H矩阵,具有一定的广泛性。测试结果表明,芯片逻辑功能完全正确,速度和资源消耗均达到了标准的要求,具有一定的商用价值。
上传时间: 2013-07-07
上传用户:327000306
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构,在译码器复杂度和译码延时上作了折衷,降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器,证明了该方案的可行性。
上传时间: 2013-06-11
上传用户:奇奇奔奔
网络带宽依然在不断增长(尤其是在本地网),最后一公里的高速接入日益普及;另一方面的情况是大容量的磁盘、FLASH移动存储盘和激光盘的容量不断增大,使得传送和储存数据的成本不断地下降。不仅使人发问:我们孜孜不倦的搞视频压缩高级算法还有多少意义?我们可以看到,算法的复杂性日益增加,但性能的提高却接近边缘。 是什么还在要求更高的压缩速率?还有被我们遗忘的地方吗?还有什么应用让我们继续追求更精妙的压缩算法? 在作者看来,这个应用领域就是移动视频服务。无线频谱这种稀缺资源的有限性决定了我们必须继续对视频压缩技术进行研究。即使伴随UMTS/IMT2000的到来,移动终端可以获得的数据速率也限制在144Kbit/s,在微蜂窝的时候最高能达到的速率上限也在2Mbit/s。144Kbit/s的速率对于较高质量的视频传输来讲,仍然是有限的。因此,可以预见,移动终端的空中接口这个瓶颈使得我们必须继续进行视频压缩。 另一方面,移动终端领域开发视频压缩算法,在其低功耗和实时性要求下,也是异常困难的。为了减少计算的复杂性和运动估计的功耗,业界提出了许多快速算法,例如2-D的对数搜索,三步搜索,联合搜索。尽管这些方法减少了功耗,其结果是视频压缩性能的降低,因为这些算法的本质是减少了运动搜索的空间。为了实现运动搜索的低功耗,在电路领域又提出了搜索窗口和时钟管理的措施。但这些方法都是在牺牲视频压缩比性能的基础进行的折中,并没有强调算法映射结构上做出处理。 本论文提出了一种新的解决MPEG-4运动估计运算的低功耗实时处理器架构。其基础是采用了心肌阵列并行处理技术和低功耗控制电路。运动估计的繁复运算通过心肌阵列分布式运算得到有效处理。从理论上看,心肌阵列有其简单易理解性,然后,由于FPGA的互联网络有限性,设计这样一个阵列仍有许多值得注意的问题。论文提出使用保守近似处理在全局运动估计中减少功耗,其本质是消除不必要的冗余运算。宏块的最小误差匹配是一个典型的串行操作过程。论文新提出的方法是在进行绝对匹配前使用保守计算,如果保守误差值与最小误差差别过大,则不进行绝对误差计算。 总的说来,论文实现了两个目标:通过心肌阵列实现了实时的运动估计编码,通过在算法层次引入控制电路,降低运动估计电路的功耗。
上传时间: 2013-06-23
上传用户:lacsx
随着电子技术的不断发展,嵌入式系统越来越多地在控制类、消费类、通讯类等电子产品广泛应用,嵌入式技术也越来越和人们的生活紧密结合。同时,计算机硬件的发展以及数据量的增加,对存储设备的要求也越来越高。 本文深入研究了嵌入式系统中数据存储和数据交换,提出了一套完整的嵌入式系统中数据存储和数据交换的设计方案,并详细介绍了其实现过程。Flash存储器由于体积小、功耗低、性能稳定等特点在便携式电子产品中得到了广泛的应用。Flash存储器主要有两种形式:Nor Flash和Nand Flash。Nor Flash具有XIP特性,可以直接在芯片上执行代码,而且读取速度较快。Nand Flash存储密度大、容量大、生产工艺简单、性价比高,但是控制方式复杂而且可能会存在一定的坏块。SD卡是近年来流行的大容量便携式存储卡。本系统中,我们以Flash和SD卡作为数据存储介质。在存储介质的选择方面,在系统内部采用了体积小、容量大、成本低的Flash,并采用Nor和Nand Flash相结合的方案:在Nor Flash上存储与系统相关的软件和程序,在Nand Flash上存储用户数据。系统外部采用安全性高、容量大、性能佳的SD卡作存储容量扩展。实现了基于Atmel公司ARM系列MCU的Flash存储器和SD卡的硬件电路的设计及底层驱动程序的设计。 本研究分别根据Nor和Nand Flash数据存储和操作特点,分析了JFFS2和YAFFS的特点以及各自的存储方式、断电保护、损耗平衡、垃圾回收等一系列的策略和机制,并在Nor和Nand Flash上实现并优化了这些管理机制。在SD上则采用目前主流操作系统(Windows,Linux等)所支持的FAT16文件格式,完成了从磁盘格式化到文件的读写等标准API函数,实现了嵌入式系统的高速数据交换。
上传时间: 2013-04-24
上传用户:qulele
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛,在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC:Reed-Solomon ProductCode)进行纠错,RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点,在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性,可靠性,同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用,FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法,提出RS编码器实现方案,详细分析了译码器的ME算法和改进BM算法的实现,针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案,在译码器复杂度和延时上作了折衷,降低了译码器的复杂度并提高了最高工作频率,利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率,节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208,192)编译码器。
上传时间: 2013-07-20
上传用户:xinshou123456
此代码包括了下位机(51单片机)的串口发送数据代码和上位机串口初始化代码与数据处理代码,可以将下位机传过来的数据存到电脑的磁盘文件当中去
上传时间: 2014-01-08
上传用户:refent
串行传送的特点 随着多微机系统的应用和微机网络的发展,通信功能显得越来越重要。这里所说的通信是指计算机与外界的信息交换。因此,通信既包括计算机与外部设备之间,也包括计算机和计算机之间的信息交换。由于串行通信所用的传输线少,并且可以借助现存的电话网进行信息传送,因此,特别适合于远距离传送。对于那些与计算机相距不远的人机交换设备和串行存储的外部设备(磁盘等),采用串行方式交换数据也很普遍。在实时控制和管理方面,采用多台微处理机组成分级分布式控制系统,其中各CPU之间的通信一般都是串行方式。所以,串行接口是微机应用系统常用的接口。串行传送是在一根传输线上一位一位的传送,这根线既做数据线又做联络线,也就是说要在一根传输线上既传送数据信息,又传送联络控制信息,这就是串行方式传送的第一个特点。那么,如何来识别在一根线串行传送的信息流中,哪一部分是联络信号,哪一部分是数据信号。为解决这个问题,就引出了串行通信的数据格式的约定。因此,串行传送的第二个特点是它的数据格式有固定的要求(即固定的数据格式),分异步和同步数据格式,与此相应,就有异步通信和同步通信两种方式。异步通信方式是按字符传送的,而同步通信是按数据块传送的。
上传时间: 2014-12-27
上传用户:shen007yue