虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

磁电阻

  • 时钟分相技术应用

    摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。

    标签: 时钟 分相 技术应用

    上传时间: 2013-12-17

    上传用户:xg262122

  • 电路分析基础-ppt教程

    第一章  基 础 知 识由电阻、电容、电感等集中参数元件组成的电路称为集中电路。1.1  电路与电路模型1.2  电路分析的基本变量1.3  电阻元件和独立电源元件1.4  基尔霍夫定律1.5  受  控  源1.6  两类约束和KCL,KVL方程的独立性1.1  电路与电路模型1.电路2.电路的形式与功能 电路的功能基本上可以分成两大类。一类是用来实现电能的转换、传输和分配。电路的另一类功能则是在信息网络中,用来传递、储存、加工和处理各种电信号。  图1-2所示的是通信网的基本组成框图。通常把输入电路的信号称为激励,而把经过电路传输或处理后的信号称为响应。 3.电路模型与集中电路 构成电路的设备和器件统称为电路部件,常用的电路部件有电池、发电机、信号发生器、电阻器、电容器、电感线圈、变压器、晶体管及集成电路等。 基本的电路参数有3个,即电阻、电容和电感。  基本的集中参数元件有电阻元件、电感元件和电容元件,分别用图1-3(a),(b)和(c)来表示。

    标签: 电路分析基础 教程

    上传时间: 2013-10-20

    上传用户:1966649934

  • CMOS模拟开关工作原理

    开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器,当给驱动继电器的驱动电路加高电平或低电平时,继电器就吸合或释放,其触点接通或断开电路。CMOS模拟开关是一种可控开关,它不象继电器那样可以用在大电流、高电压场合,只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理  1.四双向模拟开关CD4066  CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关,每个模拟开关有输入、输出、控制三个端子,其中输入端和输出端可互换。当控制端加高电平时,开关导通;当控制端加低电平时开关截止。模拟开关导通时,导通电阻为几十欧姆;模拟开关截止时,呈现很高的阻抗,可以看成为开路。模拟开关可传输数字信号和模拟信号,可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小,典型值为-50dB。

    标签: CMOS 模拟开关 工作原理

    上传时间: 2013-10-27

    上传用户:bibirnovis

  • 电流源和电压源的区别

    电压源电流源名字上仅差一个字…HE HE.有一些朋友对此不太明白.所以特此说明下…并以软件仿真…详细介绍工作原理…以及注意事项….下面就是电压源和电流的符号…左边是电流源,右边是电压源. 电压源…电压源其实就是我们普通经常用的一种电源.比如说电池呀电瓶或自己做的稳压电路.一般属于电压源… 电压源的特性是: 输出端,可以开路,但不能短路…总而言之电压源的输出电压是恒定的…比如5V 电压源输出的电压就是5V.随不同的负载会改变电流…比如在5V 的电压源上加一个1 欧的负载… 流过的电流就是5/1=5A 电流… 如果接的电阻为2 欧.流过电流就等于5/2=2.5A….这个简单的计算相信谁都会…电流源电流源和电压源区别比较大…电流源输出端不能开路,但可以短路…为什么不能开路呢…HE HE…是因为开路了…电流源输出的电压就为无限高了…(实际上电压也是有一定值的)总而言之电流源的输出电流是恒定的.不管你负载的大小…就是你短路了.他的电流还是保持不变.改变的是电压…比如一个1A的恒流源…你接上一个1欧的负载…他输出的电压是.1x1=1V 电压…当你接上一个10 欧电阻的时候…他就是1x10=10V电压输出…

    标签: 电流源 电压源

    上传时间: 2013-10-08

    上传用户:kaixinxin196

  • 对OC门的研究及其应用

    为了让读者确实理解TTL与非门与OC门的区别,熟练地掌握OC门的应用,通过对TTL与非门的分析,和对其弊端的指出,说明研制OC门的理由,总结了OC门上拉电阻的作用和计算方法,对OC门上拉电阻的计算方法有立新的说明,总结了OC门的所有优点。

    标签:

    上传时间: 2013-10-10

    上传用户:yy_cn

  • PCB设计要求简介

    PCB设计要点 一.PCB工艺限制 1)线  一般情况下,线与线之间和线与焊盘之间的距离大于等于13mil,实际应用中,条件允许时应考虑加大距离;布线密度较高时,可考虑但不建议采用IC脚间走两根线,线的宽度为10mil,线间距不小于10mil。特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距。  2)焊盘 焊盘与过渡孔的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插针和二极管1N4007等,采用1.8mm/1.0mm(71mil/39mil)。实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸;PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2~0.4mm左右。  3)过孔 一般为1.27mm/0.7mm(50mil/28mil);当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm(40mil/24mil)。  二.网表的作用     网表是连接电气原理图和PCB板的桥梁。是对电气原理图中各元件之间电气连接的定义,是从图形化的原理图中提炼出来的元件连接网络的文字表达形式。在PCB制作中加载网络表,可以自动得到与原理图中完全相

    标签: PCB

    上传时间: 2014-12-03

    上传用户:LP06

  • 电路板插件流程和注意事项

      1,电路板插件,浸锡,切脚的方法   1.制板(往往找专门制板企业制作,图纸由自己提供)并清洁干净。   2.插横插、直插小件,如1/4W的电阻、电容、电感等等贴近电路板的小尺寸元器件。   3.插大、中等尺寸的元器件,如470μ电解电容和火牛。   4.插IC,如贴片IC可在第一步焊好。   原则上来说将元器件由低至高、由小至大地安排插件顺序,其中高低原则优先于水平尺寸原则。   若手工焊接,则插件时插一个焊一个。若过炉的话直接按锡炉操作指南操作即可。   切脚可选择手工剪切也可用专门的切脚机处理,基本工艺要求就是刚好将露出锡包部分切除即可。   若你是想开厂进行规模生产的话,那么还是建议先熟读掌握相关国家和行业标准为好,否则你辛苦做出的产品会无人问津的。而且掌握标准的过程也可以帮助你对制作电路板流程进行制订和排序。   最后强烈建议你先找个电子厂进去偷师一番,毕竟眼见为实嘛。

    标签: 电路板插件 流程 注意事项

    上传时间: 2013-11-14

    上传用户:asdfasdfd

  • 新设计的电路板调试方法

        对于一个新设计的电路板,调试起来往往会遇到一些困难,特别是当板比较大、元件比较多时,往往无从下手。但如果掌握好一套合理的调试方法,调试起来将会事半功倍。对于刚拿回来的新PCB板,我们首先要大概观察一下,板上是否存在问题,例如是否有明显的裂痕,有无短路、开路等现象。如果有必要的话,可以检查一下电源跟地线之间的电阻是否足够大。

    标签: 电路板 调试方法

    上传时间: 2013-11-03

    上传用户:testAPP

  • PCB被动组件的隐藏特性解析

    PCB 被动组件的隐藏特性解析 传统上,EMC一直被视为「黑色魔术(black magic)」。其实,EMC是可以藉由数学公式来理解的。不过,纵使有数学分析方法可以利用,但那些数学方程式对实际的EMC电路设计而言,仍然太过复杂了。幸运的是,在大多数的实务工作中,工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据,只要藉由简单的数学模型,就能够明白要如何达到EMC的要求。本文藉由简单的数学公式和电磁理论,来说明在印刷电路板(PCB)上被动组件(passivecomponent)的隐藏行为和特性,这些都是工程师想让所设计的电子产品通过EMC标准时,事先所必须具备的基本知识。导线和PCB走线导线(wire)、走线(trace)、固定架……等看似不起眼的组件,却经常成为射频能量的最佳发射器(亦即,EMI的来源)。每一种组件都具有电感,这包含硅芯片的焊线(bond wire)、以及电阻、电容、电感的接脚。每根导线或走线都包含有隐藏的寄生电容和电感。这些寄生性组件会影响导线的阻抗大小,而且对频率很敏感。依据LC 的值(决定自共振频率)和PCB走线的长度,在某组件和PCB走线之间,可以产生自共振(self-resonance),因此,形成一根有效率的辐射天线。在低频时,导线大致上只具有电阻的特性。但在高频时,导线就具有电感的特性。因为变成高频后,会造成阻抗大小的变化,进而改变导线或PCB 走线与接地之间的EMC 设计,这时必需使用接地面(ground plane)和接地网格(ground grid)。导线和PCB 走线的最主要差别只在于,导线是圆形的,走线是长方形的。导线或走线的阻抗包含电阻R和感抗XL = 2πfL,在高频时,此阻抗定义为Z = R + j XL j2πfL,没有容抗Xc = 1/2πfC存在。频率高于100 kHz以上时,感抗大于电阻,此时导线或走线不再是低电阻的连接线,而是电感。一般而言,在音频以上工作的导线或走线应该视为电感,不能再看成电阻,而且可以是射频天线。

    标签: PCB 被动组件

    上传时间: 2013-10-09

    上传用户:时代将军

  • pcb布线经验精华

    布线需要考虑的问题很多,但是最基本的的还是要做到周密,谨慎。寄生元件危害最大的情况印刷电路板布线产生的主要寄生元件包括:寄生电阻、寄生电容和寄生电感。例如:PCB 的寄生电阻由元件之间的走线形成;电路板上的走线、焊盘和平行走线会产生寄生电容;寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际的PCB 时,所有这些寄生元件都可能对电路的有效性产生干扰。本文将对最棘手的电路板寄生元件类型— 寄生电容进行量化,并提供一个可清楚看到寄生电容对电路性能影响的示例。

    标签: pcb 布线 经验

    上传时间: 2013-11-18

    上传用户:liglechongchong