基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XIL...
硬件集成技术资料
📦 资源总数：10624
💻 源代码：8731
🔌 电路图：3
🔥 硬件集成热门资料
查看全部10624个资源 »台湾硬件工程师15年layout资料
台湾硬件工程师15年layout资料...
小豆——project Library--AD10集成库
上传一分自己用得顺心的AD10集成库...
设计实例2：MP3播放器硬件电路设计
MP3播放器硬件电路设计实例...
中兴通讯硬件巨作:信号完整性基础知识
中兴通讯硬件一部巨作－信号完整性 近年来，通讯技术、计算机技术的发展越来越快，高速数字电路在设计中的运用越来 越多，数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号完整性技术的需求越来越迫切。 在中、 大规模电子系统的设计中， 系统地综合运用信号完整性技术可以带...
💻 硬件集成源代码
查看更多 »📂 硬件集成资料分类