硬件通信

高增益K波段MMIC低噪声放大器

<div> 基于0．25gm PHEMT工艺，给出了两个高增益K 波段低噪声放大器．放大器设计中采用了三级级联增加栅宽的电路结构，通过前级源极反馈电感的恰当选取获得较高的增益和较低的噪声；采用直流偏置上加阻容网络，用来消除低频增益和振荡；三级电路通过电阻共用一组正负电源，使用方便，且电路性能较好，输入输出驻波比小于2．0；功率增益达24dB；噪声系数小于3．5dB

2014-12-23 22:51:01 187 1,124

〈硬件工程师手册〉（华为内参）73页%200.8M%20PDF版

硬件工程师手册

2014-12-23 20:48:01 130 1,142

基于能量检测的频谱感知方法研究

认知无线电是一种用于提高无线通信频谱利用率的新的智能技术，检测频谱空穴是否存在是实现认知无线电的前提和关键技术之一。首先简述认知无线电的背景和概念，针对认知无线电的频谱感知功能，介绍了基于能量检测的频谱检测方法，并在Matlab环境下进行了仿真实验，比较在相同的虚警概率情况下的检测概率与信噪比的关系。仿真实验结果表明，在相同的虚警概率时，当信噪比大的时候，检测概率越大。 <br /

2014-12-23 17:57:02 88 1,112

基于采用分立元件设计的LC谐振放大器的设计方案

介绍了基于采用分立元件设计的LC谐振放大器的设计方案与实现电路，可用于通信接收机的前端电路，主要由衰减器、谐振放大器、AGC电路以及电源电路四部分组成。通过合理分配各级增益和多种措施提高抗干扰性，抑制噪声，具有中心频率容易调整、稳定性高的特点。电路经实际电路测试表明具有低功耗、高增益和较好的选择性。 <img alt="" src="http://dl

2014-12-23 17:42:01 105 1,165

针对于工业PLC模拟信号的采集和输出，本文提出了一种基于ADuC7061的高精度模拟前端设计方案。该系统支持双通道的PLC模拟信号输入并提供一路PLC标准电流输出。该系统在-10~70 范围内达到0.2%的电压测量精度和0.2%的电流输出精度。硬件部分以ADuC7061作为测量和控制核心，配合外围模拟调理电路完成模拟信号的调理、检测和输出，并通过隔离的SPI进行数据

2014-12-23 17:30:02 41 1,093

ADP1047_ADP1048的先进功率计量功能

<div> 能源成本不断提高，推动数据中心和其它相关的计算业务寻找全方位的智能电源管理策略。此类策略的实现要求准确采集包括电源在内的所有各级的功耗数据。如今，数字通信技术和智能电源简化了这项任务，但要实现精确的电能计量，仍然存在一些实际的挑战，因为电源(除少数例外)不是测量设备。 <img alt="" src="http://dl.eeworm.com/ele/img/82901

2014-11-26 21:18:01 176 1,070

5 Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数

2014-11-26 18:51:01 163 1,129

心电信号调理电路设计

心电（Electrocardiograph）作为人体重要的生理及病理指标之一，具有重要的医学研究价值。针对其信号微弱、频率低、阻抗高、随机性强及易受干扰

2014-01-19 15:18:12 62 1,162

一种面向瞬时故障的容错技术的形式化方法

软件发生瞬时故障时，可能会导致处理器状态改变，致使程序执行出现数据错误或者控制流错误。目前已有许多软件、硬件以及混合的解决方案，主要的方法是重复计算和检查副本的一致性。但是，生成正确的容错代码十分困难，而且几乎没有关于证明这些技术的正确性的研究。类型化汇编语言（TAL）是一种标准的程序安全性证明的方式。本文概述了一种面向瞬时故障的软硬结合的容错方法，以及对该方法的形

2014-01-15 20:04:01 191 1,101

基于遗传算法的组合逻辑电路设计的FPGA实现

基于遗传算法的组合逻辑电路的自动设计，依据给出的真值表，利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性，采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约，因此采用硬件化设

2014-01-08 04:12:02 56 1,103

串行数模转换TLC2543硬件及c语言

数控电流源 ad转换部分

2014-01-01 08:18:09 136 1,045

MT-011 找出那些难以琢磨、稍纵即逝的ADC闪码和亚稳状态

数字通信系统设计关注的一个主要问题是误码率(BER)。ADC噪声对系统BER的影响可以分析得出，但前提是该噪声须为高斯噪声。遗憾的是，ADC可能存在非高斯误码，简单分析根本无法预测其对BER的贡献。在数字示波器等仪表应用中，误码率也可能造成问题，尤其是当器件工作于“单发”模式时，或者当器件尝试捕获偶尔出现的瞬变脉冲时。误码可能被误解为瞬变脉冲，从而导致错误的结果。本指南介绍

2014-01-01 06:48:08 56 1,058

一种DDS任意波形发生器的ROM优化方法

提出了一种改进的基于直接频率合成技术（DDS）的任意波形发生器在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升/降锯齿波的波形数据写入片外存储器，当调用时再将相

2013-12-25 21:00:07 140 1,106

硬件设计知识

硬件

2013-12-25 17:50:02 74 1,073

智能仪表中调节参数的数字化方法及其应用

本文主要介绍对智能仪表中调节参数的一种新方法。米取了通用的徽调电位器的硬件电路和经过数字化处理的软件方法, 使参数的调节及修正既方便又能长期保存。文中给出了有关的数学推导、硬件电路及软件程序。

2013-12-21 06:57:01 94 1,090

基于FPGA的全新数字化PCM中频解调器设计

为了对中频PCM信号进行直接解调，提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中，采用大规模的FPGA芯片对位帧同步器进行了融合，便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成

2013-12-20 13:22:19 126 1,107

基于选择进位32位加法器的硬件电路实现

为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单

2013-12-19 12:18:06 54 1,125

硬件工程师笔试及面试题

囊括了模拟电子技术、数字电子技术、单片机原理、MCU、DSP等专业知识，同时搜集了各大名企的面试真题。

2013-12-18 02:30:10 79 1,057

时钟分相技术应用

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性

2013-12-17 20:06:09 29 1,106