是vhdl语言
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。...
硬件清零技术资料
📦 资源总数：9999
💻 源代码：15627
🔥 硬件清零热门资料
查看全部9999个资源 »8位十六进制频率计设计 根据频率的定义和频率测量的基本原理
8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。...
1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示； 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整...
带LDN的的同步的预置数端子
带LDN的的同步的预置数端子，并且带CLR的异步清零端...
基于at89c2051的方波发生器
基于at89c2051的方波发生器，MAIN: MOV SP,#60H 设置SP指针 MOV R0,#50H 显示缓冲区首地址时50H ML0: CLR A MOV @R0,A 显示缓冲区清零 INC R0 CJNE R0,#55H,ML0...
💻 硬件清零源代码
查看更多 »📂 硬件清零资料分类