MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I
上传时间： 2013-06-15
上传用户：it男一枚
该文进行的设计作为数控系统大课题中的一个子课题,主要研究利用PCI总线来实现对外围IO的操作,硬件上包括设计一块PCI接口卡并测试通过,软件上实现了PCI接口卡在Linux下的驱动和用软PLC来实现对外围IO的操作.该文在比较几种微机总线的基础上,为了实现数控系统高速、高精度、低功耗的要求,采用PCI总线进行设计.随着可编程逻辑器件的发展,为在一片PLD芯片内实现复杂的逻辑控制提供了条件.该文在综合比较开发PCI卡的几种方法的基础上,选择了使用FPGA来实现PCI接口卡设计.用VHDL语言对FPGA编程,采用模块化的设计方法进行设计,用状态机来控制PCI逻辑的时序.设计首先在EDA软件上仿真通过后,制作成PCI板卡并在现场调试通过.为方便所设计的PCI卡在数控系统及其它系统中应用,该文设计了PCI卡在Linux下的设备驱动程序,主要包括设备的注册与注销、与Linux内核的接口、相关的入口函数、驱动程序的编码、编译、加载与卸载等,并编写了相应的测试代码,在Linux环境下调试通过.为了解决数控系统中PLC的应用问题,该文还设计了PCI卡在软PLC中的应用.采用的软PLC软件是Linux下的MatPLC软件.在详细讨论MatPLC工作原理的基础上,设计了一个输入模块、一个输出模块和一个MatPLC配置文件.输入模块通过驱动程序从PCI卡中读取数据,传送到MatPLC内核的全局变量中,输出模块从内核全局变量读取数据并进行逻辑运算,再输出到PCI卡.将他们编译通过,并进行测试,最终实现软PLC对外围IO端口的读写.该论文受到广东省科技攻关项目[2002A1040402]、广东省科技攻关项目[2003C101002]、广州市重大科技攻关计划[2002Z1-D0051]的资助.
上传时间： 2013-07-18
上传用户：szchen2006
利用混沌的对初值和参数敏感、伪随机以及遍历等特性设计的加密方案,相对传统加密方案而言,表现出许多优越性能,尤其在快速置乱和扩散数据方面.目前,大多数混沌密码倾向于软件实现,这些实现方案中数据串行处理且吞吐量有限,因而不适合硬件实现.该论文分别介绍了适合FPGA(现场可编程门阵列)并行实现的序列密码和分组密码方案.序列密码方案,对传统LFSR(线性反馈移位寄存器)进行改进,采用非线性的混沌方程代替LFSR中的线性反馈方程,进而构造出基于混沌伪随机数发生器的加密算法.分组密码方案,从图像置乱的快速性考虑,将两维混沌映射扩展到三维空间;同时,引入另一种混沌映射对图像数据进行扩散操作,以有效地抵抗统计和差分攻击.对于这两种方案,文中给出了VHDL(硬件描述语言)编程、FPGA片内功能模块设计、加密效果以及硬件性能分析等.其中,序列密码硬件实现方案,在不考虑通信延时的情况下,可以达到每秒61.622兆字节的加密速度.实验结果表明,这两种加密算法的FPGA实现方案是可行的,并且能够得到较高的安全性和较快的加密速度.
上传时间： 2013-04-24
上传用户：yx007699
大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),电子设计工程师用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本.此外,可编程逻辑器件还具有静态可重复编程和动态系统重构的特性,使得硬件的功能可以象软件一样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性.该设计完成了在一片可编程逻辑器件上开发简易计算机的设计任务,将单片机与单片机外围电路集成化,能够输入指令、执行指令、输出结果,具有在电子系统中应用的普遍意义,另外,也可以用于计算机组成原理的教学试验.该文第一章简要介绍了可编程ASIC和EDA技术的历史、现状、未来并对本课题作了简要陈述.第二章在芯片设计的两种输入法即原理图输入法和HDL输入法之间做出比较,决定选用HDL输入法.第三章描述了具体的设计过程和设计手段,首先将简易计算机划分为运算器、CPU控制器、存储器、键盘接口和显示接口以及系统控制器,然后再往下分为下层子模块.输入法的语言使用的是Verilog HDL,鉴于篇幅所限,源代码部分不在论文之中.第四章对设计的综合与实现做了总结,给出了时序仿真波形图.该文针对FPGA和RISC这两大课题,对RISC在FPGA上的实现进行了初浅的探索与尝试.从计算机体系结构入手,剖析了精简指令集计算机的原理,通过该设计的实践对ASIC和EDA的设计潜力有了更进一步的领悟.
上传时间： 2013-05-21
上传用户：hewenzhi
传统PLC使用时会出现一些问题，如程序死循环、程序跑飞、需要庞大的编译系统作支持和不能实现精确位置控制等等；而发展到OPENPLC后，这些问题依然存在。为了更好地解决这些问题，本文提出一种全新的可编程控制器现场集成技术，用FPGA来实现PLC的功能，抛弃传统PLC“程序”的概念，以“硬件线路”来实现控制功能，不论在经济上还是在性能上都具有更大的优势。 本课题在对国内外可编程控制器，重点是HardPLC的开发和应用的进展进行概述和分析的基础上，系统开展了HardPLC组成模块原理及其仿真模拟的研究。本研究的主要贡献为： 1.对比分析了CPLD和FPGA的性能特点，阐明了Xilinx公司FPGA芯片结构的两个创新概念，指出了其优越性能的结构基础； 2.系统分析了用HardPLC实现控制系统时的一些通用模块，对每个模块的工作原理进行了深入的探讨，用VHDL语言建立了每个模块的模型，在此基础上进行了仿真、综合，为进一步研究可编程控制器的现场集成奠定了基础； 3.在仿真综合的基础上，用所建立的模型完成了特定逻辑控制系统的控制要求，充分展示了其实际应用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基础上，确定了应用于实际的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本课题研究建立的模型对于开发具有我国自主知识产权的HardPLC组成IP库具有一定的理论意义；对特定系统的控制实现，充分展示了基于FPGA的可编程控制器现场集成技术可以广泛应用于工控领域，加大推广力度和建立更多的IP库，在许多应用场合可以取代传统的PLC控制系统，为工控领域提供高可靠、低价格、简单易操作的解决方案，这将带来巨大的社会经济效益；所确定的FPGA芯片配置模式可广泛应用于对FPGA芯片配置数据的加载，在实践生产中具有重要的实用价值。
上传时间： 2013-05-30
上传用户：dtvboyy
随着电子技术和信息技术的发展，可编程逻辑器件的应用领域越来越宽。可编程SoC设计已成为SoC设计的新方法。论文介绍了可编程逻辑器件的设计方法和开发技术，并用硬件描述语言和FPGA／CPLD设计技术，探索和研究了基于FPGA的RISCMCU的设计与实现过程。 论文参照Mircochip公司的PICl6C5X单片机的体系结构，设计了8位RISCMCU。该嵌入式MCU设计采用了自顶向下的设计方法和模块化设计思想。MCU总体结构设计划分控制模块、ALU模块、存储模块三大模块。然后，对各模块的具体技术实现细节分别进行了阐述。论文中设计的MCU能实现PICl6C5X单片机33条指令中除OPTION、CLRWDT、SLEEP和TRIS四条指令以外的其余29条指令的功能，但应用是基于FPGA的，能与其他外设IP方便的结合在一起使用，比ASIC的PICl6C57X的应用更具灵活性。 软件仿真和硬件验证表明：所设计的嵌入式MCU在各方面均达到了一定的性能指标，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。这些为自主设计R／SCMCU的IP核提供了值得借鉴的探索成果和设计思路，在通用控制领域也有一定的实用价值。 此外，论文中还介绍了三相SPWM控制模块的设计，该模块具有死区时间和载波比任意可调的特点，可以单独应用，也可以作为MCU的外设子模块应用。
上传时间： 2013-07-16
上传用户：熊少锋
随着星载电子系统复杂度、小型化需求的提高，SoC已经成为应对未来星载电子系统设计需求的解决途径。为了简化设计流程并且提高部件的可重用性，在目前的SoC设计中引入了称之为平台的体系结构模板，用它来描述采用已有的标准核来开发SoC的方法。在星载电子系统中常用部件的分类设计，最终建立一个包括多种功能部件，互连部件和处理部件的设计平台，从而有效的提高星载电子系统的设计能力。在当前NASA和ESA的空间应用中，PCI总线广泛作为背板总线和局部总线，有鉴于此，本研究选择PCI总线作为星载电子系统设计平台要提供的一个互连部件对其进行设计。 针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL级的描述。 在该课题的研究中，采用了目前集成电路设计中常见的自顶向下设计方法，使用硬件描述语言Verilog HDL对其进行描述，重点分析了PCI总线设备控制器的设计。以PCI总线协议的分析和理解为基础，对PCI总线设备控制器进行了功能分析和结构划分。根据PCI总线设备控制器的功能和结构划分，对PCI总线目标设备控制器的设计思路和各个子模块电路的设计和实现进行了详细的分析阐述，并且通过编写测试激励程序完成了功能仿真。应用FPGA作为物理验证和实现载体，进行了面向FPGA的电路综合，进行了布局布线后的时序仿真，证明所实现的PCI目标设备控制器符合基本功能要求，在以上基础上完成了PCI目标设备控制器的FPGA实现。通过这整个论文的工作，按照设计、仿真、综合验证及布局布线的步骤，完成了PCI总线目标设备控制器IP软核的设计。
上传时间： 2013-06-07
上传用户：tccc
在信道编码的发展进程中，编码研究人员一直致力于追寻性能尽可能的接近Shannon极限，且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码，这种码在接近香农极限的低信噪比下仍能够获得较低的误码率，它的出现在编码界引起了广泛的关注，并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点，由于交织器的存在，致使译码复杂度高，译码时延长且因为低码重码字，存在错误平台现象。在Turbo码的基础上，1994年，Pyndiah等提出了Turbo乘积码，Turbo乘积码继承了Turbo码的优点，又因为Turbo乘积码的构造采用了线性分组码，所以译码方法比Turbo码简单。Turbo乘积码近年来开始被广泛到应用到各种通信场合，大有取代传统的卷积码之势。 本文首先围绕Turbo乘积码的编译码原理，阐述了涉及到的基础知识；又据Turbo乘积码目前的应用状况，回顾了Turbo码的发展历史；其次，根据Turbo乘积码的构造原理，探讨了构造的方法，交织类型，子码的选择及子码的性能；再次，研究了Turbo乘积码的概率译码，基于外信息的迭代算法，研究了Chase的译码算法；最后通过软件仿真实现了该迭代译码算法，得到的结果达到了通信接收的要求。 本文还初步的阐述了Turbo乘积码硬件实现系统的设计方案。据实际工作中碰到的非标准信号，给出了整体模块设计图，及相应模块的功能和模块问连接的各种参数。并实现了模态下的同步搜索和去除相位模糊功能。最后根据研究中碰到的各种问题，提出了下一步工作建议和研究方向。
上传时间： 2013-07-02
上传用户：ndyyliu
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
在无线通信系统中,信号在传输过程中由于多径效应和信道带宽的有限性以及信道特性的不完善性导致不可避免地产生码间串扰(Intersymbol Interference).为了克服码间串扰所带来的信号畸变,则必须在接收端增加均衡器,以补偿信道特性,正确恢复发送序列.盲均衡器由于不需要训练序列,仅利用接收信号的统计特性就能对信道特性进行均衡,消除码间串扰,成为近年来通信领域研究的热点课题.本课题采用已经取得了很多研究成果的Bussgang类盲均衡算法,主要因为它的计算复杂度小,便于实时实现,具有较好的性能.本文探讨了以FPGA(Field Programmable Gates Array)为平台,使用Verilog HDL(Hardware Description Language)语言设计并实现基于Bussgang类型算法的盲均衡器的硬件系统.本文简要介绍了Bussgang类型盲均衡算法中的判决引导LMS(DDLMS)和常模(CMA)两种算法和FPGA设计流程.并详细阐述了基于FPGA的信道盲均衡器的设计思想、设计结构和Verilog设计实现,以及分别给出了各个模块的结构框图以及验证结果.本课题所设计和实现的信道盲均衡器,为电子设计自动化(EDA)技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.
上传时间： 2013-07-25
上传用户：cuibaigao
