本文分析了误码仪系统需求,制定出误码仪由误码测试子系统和人机界面子系统构成的总体结构图.提出采用FPGA进行误码测试子系统模块设计,提高了系统功能扩展性和系统的集成度,使用嵌入式操作系统进行系统应用软件设计提高系统实时性.研究了传统误码仪在误码测试子系统上设计方法,给出了伪随机码、人工码、误码插入、误码计算模块的设计原理,介绍了带同步保护的同步判决模块的设计方法,采用数据复合和数据分解技术,实现了高速人工码发送以及误码测试,还制定了子系统间的通信协议.设计了人机界面子系统硬件电路图,并详细介绍了人机界面子系统中显示模块、实时时钟模块、数据存储模块、串行RS232通信模块、键盘接口模块的硬件设计及其驱动程序的开发.介绍了Small RTOS51嵌入式操作系统的特点,运行条件,重要概念以及移植方法,提出了使用Small RTOS51嵌入式操作系统的原因.分析了系统应用软件需求,给出了基于Small RTOS51嵌入式操作系统任务创建方法,以及任务调度关系,详细介绍了各任务执行流程图.
上传时间： 2013-07-10
上传用户：yolo_cc
本文研究数字音频无线传输中的前向纠错(FEC)算法和电路的设计及实现.在本文中介绍了一种基于Altera公司的FPGA Cyclone芯片的实现方案.文章首先介绍了本前向纠错系统采用的方案,然后从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格.之后对各个模块的设计进行了详细的描述,并给出了测试数据、实现结果及时序仿真波形图,并对设计的硬件下载验证进行了详细描述.本文对FEC中的主要功能模块,诸如Reed-Solomon编解码,交织与解交织,以及与外围的接口电路等给出了基本算法以及基于FPGA及硬件描述语言的解决方法.
上传时间： 2013-04-24
上传用户：duoshen1989
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片（DSP/MCU）为核心的电路系统，并从数模混合电路过渡到纯数字控制的历程。但是，通用微处理芯片是为一般目的而设计，存在一定局限。为此，近几年来逆变器专用控制芯片（ASIC）实现技术的研究越来越受到关注，已成为逆变控制器发展的新方向之一。本文利用一个成熟的单相电压型PWM逆变器控制模型，围绕逆变器专用控制芯片ASIC的实现技术，依次对专用芯片的系统功能划分，硬件算法，全系统的硬件设计及优化，流水线操作和并行化，芯片运行稳定性等问题进行了初步研究。首先引述了单相电压型PWM逆变器连续时间和离散时间的数学模型，以及基于极点配置的单相电压型PWM逆变器电流内环电压外环双闭环控制系统的设计过程，同时给出了仿真结果，仿真表明此系统具有很好的动、静态性能，并且具有自动限流功能，提高了系统的可靠性。紧接着分析了FPGA器件的特征和结构。在给出本芯片应用目标的基础上，制定了FPGA目标器件的选择原则和芯片的技术规格，完成了器件选型及相关的开发环境和工具的选取。然后系统阐述了复杂FPGA设计的设计方法学，详细介绍了基于FPGA的ASIC设计流程，概要介绍了仅使用QuartusII的开发流程，以及Modelsim、SynplifyPro、QuartusII结合使用的开发流程。在此基础上，进行了芯片系统功能划分，针对：DDS标准正弦波发生器，电压电流双环控制算法单元，硬件PI算法单元，SPWM产生器，三角波发生器，死区控制器，数据流/控制流模块等逆变器控制硬件算法/控制单元，研究了它们的硬件算法，完成了模块化设计。分析了全数字锁相环的结构和模型，以此为基础，设计了一种应用于逆变器的，用比例积分方法替代传统锁相系统中的环路滤波，用相位累加器实现数控振荡器（DCO）功能的高精度二阶全数字锁相环（DPLL）。分析了“流水线操作”等设计优化问题，并针对逆变器控制系统中，控制系统算法呈多层结构，且层与层之间还有数据流联系，其执行顺序和数据流的走向较为复杂，不利于直接采用流水线技术进行设计的特点，提出一种全新的“分层多级流水线”设计技术，有效地解决了复杂控制系统的流水线优化设计问题。本文最后对芯片运行稳定性等问题进行了初步研究。指出了设计中的“竞争冒险”和饱受困扰之苦的“亚稳态”问题，分析了产生机理，并给出了常用的解决措施。
上传时间： 2013-05-28
上传用户：ice_qi
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-13
上传用户：皇族传媒
随着图像处理和模式识别技术的进步，基于生物特征的识别技术成为蓬勃发展的高技术之一，根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测，该领域的收入的年增长率30-50％，到2008年，全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性，稳定性，方便快捷的特点，恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术，也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核，可以将它嵌入FPGA内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较，嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究，结合NiosⅡ嵌入式处理器的特点，对算法进行了合理的选择与优化，形成了一套完整的指纹识别算法，并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面： 1、对指纹图像预处理、后处理和匹配算法进行了改进，提高了算法的性能；设计了一种适用于快速匹配的指纹特征数据结构；提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高，可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本，同时提升系统的性能的原则，使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统，然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片，外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件，设计了一个便携式指纹识别系统，提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证，实现了指纹采集芯片FPS200与FPGA的接口，并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势，具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。
上传时间： 2013-06-07
上传用户：kikye
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.
上传时间： 2013-07-11
上传用户：lwwhust
本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性，通过构造一个具有开放性、标准化、模块化的通用硬件平台，用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程，通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次，文中介绍了GSM信道编码规则，其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现，并完成了三者编码译码的软件设计，采用FPGA技术实现并验证了设计的正确性。 最后，对GMSK调制和解调的原理及特点进行论述，并提出了软件实现的可行性方案，为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础，因此，文中进行了详细的分析与设计，并给出了部分电路设计图，对相关课题的研究具有一定的指导意义和参考价值。
上传时间： 2013-04-24
上传用户：Yukiseop
软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-06-10
上传用户：xhz1993
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模归一化路径度量的全并行的“加比选(ACS)”模块和具有脉动阵列结构的幸存路径回溯模块组成。 在实现RS-CC译码器的过程中，分别从算法上和根据FPGA的结构特点上，对译码器做了一些优化工作，降低了硬件资源占有率和提高了译码速度。 此外，还搭建了以Xilinx公司40万等效门的FPGASpartan-Ⅲ400-4PQ208为主体，以Cypress公司的USB2.0芯片CY7C68013为高速数据接口的硬件试验平台，并在此试验平台上实现了文中的高速RS-CC编译码系统。
上传时间： 2013-06-03
上传用户：lx9076
