s3c2410用户手册，对硬件开发很有帮助，
上传时间： 2014-01-25
上传用户：yiwen213
s3c2410英文用户手册，对硬件开发很有帮助
上传时间： 2013-11-30
上传用户：hasan2015
TMS320C6678英文版用户手册，系统硬件说明等
标签： TMS320C6678 用户手册 英文版
上传时间： 2015-11-08
上传用户：mr.B
昆腾微KT0646无线麦克风发射资料，包括demo软件代码+ALTIUM设计硬件原理图+PCB板+技术手册文档,硬件DEMO板为AltiumDesigner 设计的工程文件，包括完整原理图及PCB文件2层板，大小为29X181mm，KT0646M_Datasheet_V1.3_CN技术手册。
上传时间： 2022-01-23
上传用户：
CEPARK畅学系列多功能开发学习板/实验箱用户手册 STM32单片机用户手册 北京畅联无限科技有限公司 欢迎使用CEPARK畅学系列多功能开发学习板! 恭喜您成为CEPARK电子园开发学习板的用户! 我们非常高兴您选择了本款产品。我们将为你提供最真诚最优质的服务，让您在以后的日子里尽情发挥你的创意!为了使您的产品功能得到充分发挥，我们建议在连接和操作之前，通读一遍说明书，请务必了解本产品各功能模块、跳线、开关和接口等的功能和设置方法后再使用，这样有便于您掌握系统的连接方法和使用要点，有助于您更好的使用本款开发板! 我们对用户使用手册的编批尤识翔结第单易懂,目的是您可以获取与您购买的开发学习板相关的软件安装、基本操作、软硬件使用方法等知识，但为了提高产品的性能，我们会对产品的硬件和软件做些改动和升级,这样可能会产生软硬件配置和本手册在某些细节上不符，请以最新软件和您购买的开发板实际配置为准。 本手册的更改或升级不另行通知客户!在编写手册时我们难免会有疏漏甚至错误之处，请您多加包涵并热烈欢迎指正，CEPARK电子园将不为本手册可能产生的疏漏和错误负责! 北京畅联无限科技有限公司声明︰ 本指导教程和配套例程仅在开发板学习中参考，不得用于商业用途，如需转载或引用，请保留版权声明和出处。
上传时间： 2022-02-15
上传用户：
作为一种16/32位的高性能、低成本、低功耗的嵌入式RISC微处理器，ARM微处理器目前已经成为应用最为广泛的嵌入式微处理器。 本书在全面介绍ARM处理器的体系结构、编程模型、指令系统和开发工具的同时，以Samsung公司的一款基于以太网系统的ARM处理器－S3C4510B为核心，详细讲解系统的设计、调试，以及相关的软件设计和嵌入式操作系统的移植、应用程序的开发、设备驱动程序的开发过程。通过阅读本书，可以使具备一定的系统设计能力的读者全面掌握开发基于ARM微处理器系统的多方面知识，从而具备设计开发基于ARM微处理器的特定应用系统的能力。 本书可作为基于ARM的软件编程和硬件系统设计的参考手册，也可作为16/32位微处理器教学用书，以及嵌入式系统应用设计人员的参考用书。
上传时间： 2013-05-27
上传用户：xiaowei314
s3c2440整套中文手册s3c2440整套中文手册s3c2440整套中文手册
标签： s3c2440
上传时间： 2013-04-24
上传用户：luopoguixiong
C语言参考手册C语言参考手册C语言参考手册C语言参考手册C语言参考手册C语言参考手册
上传时间： 2013-05-19
上传用户：liaofamous
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
液晶显示器维修手册液晶显示器维修手册液晶显示器维修手册
上传时间： 2013-07-25
上传用户：lo25643
